Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019026695) MULTILAYER SUBSTRATE AND METHOD FOR MANUFACTURING MULTILAYER SUBSTRATE
Aktuellste beim Internationalen Büro vorliegende bibliographische DatenEinwendung einreichen

Veröff.-Nr.: WO/2019/026695 Internationale Anmeldenummer PCT/JP2018/027722
Veröffentlichungsdatum: 07.02.2019 Internationales Anmeldedatum: 24.07.2018
IPC:
H05K 3/46 (2006.01) ,H05K 1/16 (2006.01) ,H05K 3/20 (2006.01)
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
3
Geräte oder Verfahren zum Herstellen gedruckter Schaltungen
46
Herstellen von Mehrschicht-Schaltungen
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
1
Gedruckte Schaltungen
16
mit eingebauten, gedruckten elektrischen Schaltelementen, z.B. gedruckter Widerstand, Kondensator, Spule
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
3
Geräte oder Verfahren zum Herstellen gedruckter Schaltungen
10
bei denen der leitende Werkstoff auf den aus Isolierstoff bestehenden Träger in der Form des gewünschten leitenden Musters aufgebracht wird
20
durch Aufkleben eines vorgefertigten leitenden Musters
Anmelder:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Erfinder:
郷地 直樹 GOUCHI, Naoki; JP
伊藤 慎悟 ITO, Shingo; JP
Vertreter:
山尾 憲人 YAMAO, Norihito; JP
柳橋 泰雄 YANAGIHASHI, Yasuo; JP
Prioritätsdaten:
2017-14995402.08.2017JP
Titel (EN) MULTILAYER SUBSTRATE AND METHOD FOR MANUFACTURING MULTILAYER SUBSTRATE
(FR) SUBSTRAT MULTICOUCHE ET SON PROCÉDÉ DE FABRICATION
(JA) 多層基板および多層基板の製造方法
Zusammenfassung:
(EN) Provided is a multilayer substrate with which it is possible to inhibit conductor pattern misalignment using a simple method, even when the number of laminated layers is high. A multilayer substrate 1 formed by laminating a plurality of insulating substrates 2 including an insulating substrate 2 on which a plurality of conductor patterns 3 is formed, wherein: one main surface 3a of the conductor patterns 3 has a greater surface roughness than that of the other main surface 3b; the conductor patterns 3 are embedded in the insulating substrate 2 so that the one main surface 3a is located inside the insulating substrate 2 and the other main surface 3b projects from the surface of the insulating substrate 2; the conductor patterns 3 located in the insulating substrate 2 have a portion at which the width L1 located on the obverse surface side and the width L2 located on the interior side have the relationship L1 < L2.
(FR) L'invention concerne un substrat multicouche permettant d'empêcher un mésalignement de motifs conducteurs au moyen d'un procédé simple, même quand le nombre de couches stratifiées est élevé. Un substrat multicouche (1) est formé par stratification d'une pluralité de substrats isolants (2) comprenant un substrat isolant (2) sur lequel une pluralité de motifs conducteurs (3) sont formés, une surface principale (3a) des motifs conducteurs (3) présentant une rugosité de surface supérieure à celle de l'autre surface principale (3b), les motifs conducteurs (3) étant intégrés dans le substrat isolant (2) de telle sorte que la surface principale (3a) se trouve dans le substrat isolant (2) et l'autre surface principale (3b) fait saillie à partir de la surface du substrat isolant (2), et les motifs conducteurs (3) situés dans le substrat isolant (2) comprenant une partie au niveau de laquelle la largeur L1 située sur le côté de surface apparente et la largeur L2 située sur le côté intérieur ont la relation L1 < L2.
(JA) 積層数が多い場合でも、簡単な方法で導体パターンずれを抑制することのできる多層基板を提供する。複数の導体パターン3が形成された絶縁基材2を含む複数の絶縁基材2を積層して形成される多層基板1であって、導体パターン3の一方主面3aが他方主面3bよりも表面粗さが大きく、導体パターン3は、一方主面3aが絶縁基材2の内部に位置し、他方主面3bが絶縁基材2の表面から突出するように、絶縁基材2に埋設されており、絶縁基材2の内部に位置する導体パターン3は、表面側に位置する幅L1と、内部側に位置する幅L2とが、L1<L2の関係になる部分を有する。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPA) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)