Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019025314) LEISTUNGSMODUL MIT MINDESTENS EINEM LEISTUNGSHALBLEITER
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/025314 Internationale Anmeldenummer PCT/EP2018/070450
Veröffentlichungsdatum: 07.02.2019 Internationales Anmeldedatum: 27.07.2018
IPC:
H01L 23/00 (2006.01) ,H01L 23/13 (2006.01) ,H01L 25/07 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
12
Montagesockel, z.B. nicht lösbare isolierende Substrate
13
gekennzeichnet durch die Form
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
07
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L29/87
Anmelder:
SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Werner-von-Siemens-Straße 1 80333 München, DE
Erfinder:
PFEFFERLEIN, Stefan; DE
Prioritätsdaten:
17184760.103.08.2017EP
Titel (EN) POWER MODULE HAVING AT LEAST ONE POWER SEMICONDUCTOR
(FR) MODULE DE PUISSANCE COMPRENANT AU MOINS UN SEMI-CONDUCTEUR DE PUISSANCE
(DE) LEISTUNGSMODUL MIT MINDESTENS EINEM LEISTUNGSHALBLEITER
Zusammenfassung:
(EN) The invention relates to a power module (2) having at least one power semiconductor (4), in particular a power transistor, which has a first contact area (4a) and a second contact area (4b) opposite the first contact area (4a), and a substrate (6), which comprises at least two layers (8, 10) connected to one another and arranged above one another. In order to achieve a higher resistance to moisture compared to the prior art and to make possible a low-inductance planar connection of the at least one power semiconductor (4), according to the invention, the first layer (8) comprises a first dielectric material (12) having at least one first metallization (14), wherein the first metallization (14) is arranged on a side facing towards the second layer (10), wherein the second layer (10) comprises a second dielectric material (14) having at least one second metallization (16), wherein the second metallization (16) is arranged on a side facing away from the first metallization (14), wherein the power semiconductor (4) is connected to the first metallization (14) by means of the first contact area (4a), wherein the power semiconductor (4) is arranged in a first recess (20) of the second layer (10), wherein a metallic first encapsulation (28) is arranged in such a way that the power semiconductor (4) is encapsulated in a fluid-tight manner and the second contact area (4b) of the power semiconductor (4) is electrically conductively connected to the second metallization (16) by means of the first encapsulation (28).
(FR) L'invention concerne un module (2) de puissance comprenant au moins un semi-conducteur de puissance (4), en particulier un transistor de puissance, lequel présente une première surface de contact (4a) et une deuxième surface de contact (4b) opposée à la première surface de contact (4a), et un substrat (6), lequel comporte deux couches (8, 10) reliées l'une à l'autre et superposées. L'objet de l'invention est d'obtenir une résistance à l'humidité accrue en comparaison de l'état de la technique et de permettre un raccordement planaire faiblement inductif du ou des semi-conducteurs de puissance (4). À cet effet, la première couche (8) comporte un premier matériau diélectrique (12) présentant au moins une première métallisation (14), la première métallisation (14) étant agencée sur une face tournée vers la deuxième couche (10). La deuxième couche (10) comporte un deuxième matériau diélectrique (14) présentant au moins une deuxième métallisation (16), la deuxième métallisation (16) étant agencée sur une face opposée à la première métallisation (14). Le semi-conducteur de puissance (4) est relié à la première métallisation (14) par la première surface de contact (4a). Le semi-conducteur de puissance (4) est agencé dans un premier évidement (20) de la deuxième couche (10), une première encapsulation métallique (28) étant agencée de telle sorte que le semi-conducteur de puissance (4) est encapsulé de manière étanche au fluide et la deuxième surface de contact (4b) du semi-conducteur de puissance (4) est reliée de manière électro-conductrice à la deuxième métallisation (16) par la première encapsulation (28).
(DE) Die Erfindung betrifft ein Leistungsmodul (2) mit mindestens einem Leistungshalbleiter (4), insbesondere einem Leistungstransistor, welcher eine erste Kontaktfläche (4a) und eine der ersten Kontaktfläche (4a) gegenüberliegende zweite Kontaktfläche (4b) aufweist, und einem Substrat (6), welches zumindest zwei übereinander angeordnete miteinander verbundene Lagen (8, 10) umfasst. Um eine, im Vergleich zum Stand der Technik, höhere Beständigkeit gegenüber Feuchtigkeit zu erreichen und eine niederinduktive planare Anbindung des mindestens einen Leistungshalbleiters (4) zu ermöglichen, wird vorgeschlagen, dass die erste Lage (8) ein erstes dielektrisches Material (12) mit zumindest einer ersten Metallisierung (14) umfasst, wobei die erste Metallisierung (14) auf einer der der zweiten Lage (10) zugewandten Seite angeordnet ist, wobei die zweite Lage (10) ein zweites dielektrisches Material (14) mit zumindest einer zweiten Metallisierung (16) umfasst, wobei die zweite Metallisierung (16) auf einer der ersten Metallisierung (14) abgewandten Seite angeordnet ist, wobei der Leistungshalbleiter (4) über die erste Kontaktfläche (4a) mit der ersten Metallisierung (14) verbunden ist, wobei der Leistungshalbleiter (4) in einer ersten Aussparung (20) der zweiten Lage (10) angeordnet ist, wobei eine metallische erste Kapselung (28) derartig angeordnet ist, dass der Leistungshalbleiter (4) fluiddicht gekapselt ist und die zweite Kontaktfläche (4b) des Leistungshalbleiters (4) über die erste Kapselung (28) elektrisch leitend mit der zweiten Metallisierung (16) verbunden ist.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)