Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019009167) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/009167 Internationale Anmeldenummer PCT/JP2018/024480
Veröffentlichungsdatum: 10.01.2019 Internationales Anmeldedatum: 28.06.2018
IPC:
H01L 29/786 (2006.01) ,G02F 1/1345 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
786
Dünnfilm-Transistoren
G Physik
02
Optik
F
Vorrichtungen oder Anordnungen, deren optische Arbeitsweise durch Änderung der optischen Eigenschaften des Mediums der Vorrichtungen oder Anordnungen geändert wird zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen, z.B. Schalten, Austasten, Modulieren oder Demodulieren; Techniken oder Verfahren für deren Arbeitsweise; Frequenzänderung; nichtlineare Optik; optische logische Elemente; optische Analog-Digital-Umsetzer
1
Vorrichtungen oder Anordnungen zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen einer unabhängigen Lichtquelle, z.B. Schalten, Austasten oder Modulieren; nichtlineare Optik
01
zum Steuern der Intensität, der Phase, der Polarisation oder der Farbe
13
basierend auf Flüssigkristallen, z.B. einzelne Flüssigkristall-Anzeigezellen
133
Konstruktiver Aufbau; Betrieb von Flüssigkristallzellen; Schaltungsanordnungen
1333
Konstruktiver Aufbau
1345
Verbindungsleitungen zwischen den Elektroden und den Anschlusskontakten der Zelle
G Physik
02
Optik
F
Vorrichtungen oder Anordnungen, deren optische Arbeitsweise durch Änderung der optischen Eigenschaften des Mediums der Vorrichtungen oder Anordnungen geändert wird zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen, z.B. Schalten, Austasten, Modulieren oder Demodulieren; Techniken oder Verfahren für deren Arbeitsweise; Frequenzänderung; nichtlineare Optik; optische logische Elemente; optische Analog-Digital-Umsetzer
1
Vorrichtungen oder Anordnungen zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen einer unabhängigen Lichtquelle, z.B. Schalten, Austasten oder Modulieren; nichtlineare Optik
01
zum Steuern der Intensität, der Phase, der Polarisation oder der Farbe
13
basierend auf Flüssigkristallen, z.B. einzelne Flüssigkristall-Anzeigezellen
133
Konstruktiver Aufbau; Betrieb von Flüssigkristallzellen; Schaltungsanordnungen
136
Flüssigkristall-Zellen, baulich vereinigt mit einer Halbleiter-Schicht oder -Substrat, z.B. Zellen als Teil eines integrierten Schaltkreises
1362
Aktive matrizenadressierte Zellen
1368
mit einer Drei-Elektroden-Einrichtung als Schaltelement
G Physik
09
Unterricht; Geheimschrift; Anzeige; Reklame; Siegel
F
Anzeigewesen; Reklamewesen; Zeichen; Etiketten oder Namensschilder; Siegel
9
Anzeigeanordnungen für sich ändernde Information, wobei die Information durch Auswahl oder Kombination von einzelnen Elementen auf einem Träger dargestellt wird
30
bei welchen das/die gewünschte(n) Schriftzeichen durch Kombination von Einzelelementen gebildet werden
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
334
Mehrstufenprozess zur Herstellung von unipolaren Bauelementen
335
Feldeffekt-Transistoren
336
mit einem isolierten Gate
Anmelder:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Erfinder:
川崎 達也 KAWASAKI, Tatsuya; --
北川 英樹 KITAGAWA, Hideki; --
原 義仁 HARA, Yoshihito; --
前田 昌紀 MAEDA, Masaki; --
伊藤 俊克 ITOH, Toshikatsu; --
今井 元 IMAI, Hajime; --
大東 徹 DAITOH, Tohru; --
Vertreter:
特許業務法人 安富国際特許事務所 YASUTOMI & ASSOCIATES; 大阪府大阪市淀川区宮原3丁目5番36号 5-36, Miyahara 3-chome, Yodogawa-ku, Osaka-shi, Osaka 5320003, JP
Prioritätsdaten:
2017-13193805.07.2017JP
Titel (EN) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT DE MATRICE À TRANSISTORS À COUCHE MINCE ET DISPOSITIF D’AFFICHAGE
(JA) 薄膜トランジスタアレイ基板及び表示装置
Zusammenfassung:
(EN) The present invention provides a thin-film transistor array substrate with which, even when frame size is reduced, step disconnection of a semiconductor layer of a thin-film transistor element can be prevented. The thin-film transistor array substrate of the present invention is a thin-film transistor array substrate in which a pixel region is provided with a thin-film transistor element, and a terminal region is provided with a terminal. In a cross sectional view of the pixel region, a support base material, an insulating layer, a gate electrode, a gate insulating layer, and a semiconductor layer are arranged in order. In a plan view of the pixel region, a region in which the insulating layer is arranged includes a region in which the semiconductor layer is arranged. In a cross sectional view of the terminal region, the support base material, a lead-out wire led out from the terminal, and the insulating layer are arranged in order.
(FR) La présente invention concerne un substrat de matrice à transistors à couche mince grâce auquel, même lorsque la taille d’armature est réduite, la déconnexion pas-à-pas d’une couche semi-conductrice d’un élément de transistor à couche mince peut être évitée. Le substrat de matrice à transistors à couche mince selon la présente invention est un substrat de matrice à transistors à couche mince dans lequel une zone de pixels comporte un élément de transistor à couche mince, et une zone de borne comporte une borne. Dans une vue en section transversale de la zone de pixels, un matériau de base de support, une couche isolante, une électrode de grille, une couche isolante de grille, et une couche semi-conductrice sont agencés dans cet ordre. Dans une vue planaire de la zone de pixels, une zone dans laquelle est agencée la couche isolante inclut une zone dans laquelle est agencée la couche semi-conductrice. Dans une vue en section transversale de la zone de borne, le matériau de base de support, un câble de sortie sortant de la borne, et la couche isolante sont agencés dans cet ordre.
(JA) 本発明は、狭額縁化を図る場合であっても薄膜トランジスタ素子の半導体層の段切れが防止される薄膜トランジスタアレイ基板を提供する。本発明の薄膜トランジスタアレイ基板は、画素領域に薄膜トランジスタ素子を備え、かつ、端子領域に端子を備える薄膜トランジスタアレイ基板であって、上記画素領域の断面視において、支持基材と、絶縁層と、ゲート電極と、ゲート絶縁層と、半導体層とが順に配置され、上記画素領域の平面視において、上記絶縁層の配置領域は、上記半導体層の配置領域を包含し、上記端子領域の断面視において、上記支持基材と、上記端子から導出される引き出し配線と、上記絶縁層とが順に配置されているものである。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)