Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019006962) METHOD FOR MANUFACTURING DUCTILE CIRCUIT
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057  

权利要求书

1   2   3   4   5   6  

附图

0001   0002   0003   0004  

说明书

发明名称 : 一种延性电路制作方法

[技术领域]

[0001]
本发明属于延性电路的制作领域,具体涉及用卷对卷方法来制作延性电路。

[背景技术]

[0002]
延性电子可概括为是将有机/无机材料电子器件制作在可延性塑料或薄金属基板上的新兴电子技术,以其独特的质量轻、厚度薄、具有延展性等特点,在信息、能源、医疗、国防等领域具有广泛应用前景,如柔性电子显示器、有机发光二极管OLED、印刷RFID、薄膜太阳能电池板、仿生电子皮肤、智能可穿戴设备等。延性电子技术有可能带来一场电子技术革命,引起全世界的广泛关注并得到了迅速发展。美国《科学》杂志将有机电子技术进展列为2000年世界十大科技成果之一,与人类基因组草图、生物克隆技术等重大发现并列。
[0003]
与传统IC技术一样,制造工艺和装备也是柔性/延性电子技术发展的主要驱动力。延性电路是在柔性电路柔性的基础上,再增加了可延展的特性,但在制作工艺上,两者具有很大的区别,主要是前者对材料的要求更高。
[0004]
申请号为201510638404.8的中国专利申请公开了一种制作延性电路板的制作方法,其是通过先将感光树脂层形成在可移除的辅助基底上,选择性移除感光树脂形成特定的沟槽,然后在槽内填充导电金属平齐感光树脂表面,最后移除基底后形成嵌入感光树脂的延性电路板。
[0005]
申请号为201310090363.4的中国专利申请公开了一种制作延性电路互联结构的工艺,其是先利用静电纺丝在硅片上直写出一级波纹图案,然后 转印到预拉伸的弹性衬底上,弹性衬底恢复自然状态后,形成二级波纹结构的图案。
[0006]
总体来说,这些制作柔性/延性电路的方法都侧重于对电路性能的改进,当面对大规模制作时,在加工效率这方面都存在较大缺陷,而且并没有对制作延性电路整体的全部加工工艺进行集成和一体化,效率方面更加受到限制。
[0007]
因此,需要开发一种新型的延性电路制作方法,要求其能在大规模制作时候,具有较大的加工效率。
[0008]
[发明内容]
[0009]
针对现有技术的以上缺陷或改进需求,本发明提供了一种结合卷对卷的制造延性电路的方法,其目的在于,通过将制作延性电路的工艺与卷对卷运动平台相结合,使生产延性电路的效率得到极大地提高。
[0010]
为实现上述目的,按照本发明的一个方面,提供了一种延性电路制作方法,采用“卷对卷”工艺,具体包括如下步骤:
[0011]
S1:将导电层和第一辅助基底层层合形成一体后制成卷材,将该卷材的一端作为初始进料放卷端,放卷后展开设定长度,
[0012]
S2:在展开设定长度的卷材导电层上进行图案化,制备所需的电路结构,进行图案化的方法包括机械对辊擦除、模切、生物蚀刻、化学蚀刻或者激光图案化,
[0013]
S3:将设置有基底的第一弹性体层作为进料端,送入对辊间,通过对辊压合和粘力差,将电路结构转印到第一弹性体层表面,再将第一辅助基底层作为废料收卷去除,
[0014]
S4:将用第二辅助基底层承载的芯片输送到电路结构的相应位置处,使芯片和第一弹性体表面的电路结构对准,采用对辊压合,将芯片与电路结构组装在一起,再将第二辅助基底层作为废料收卷去除,获得延性电路 层半成品,
[0015]
S5:将设置有第三辅助基底的第二弹性体层作为进料端,送入相应对辊间,通过对辊压合和粘力差,将第二弹性体层转印至延性电路层半成品表面,第二弹性体层用于延性电路层半成品的封装层,完成封装后,再将第三辅助基底作为废料收卷去除,获得延性电路。
[0016]
上述过程只是一种典型的最基本的工艺流程,根据具体的延性电路结构需求可以将原料放卷和废料收卷过程、图案化过程、转印过程等进行组合,类似于电路的串联和并联等组合,比如若要制作多层电路层,则需要进行多次图案化、电路层间的中间弹性体层的转印、电路层间连接导体的转印等步骤。
[0017]
进一步的,所述导电层选自导电金属薄膜和非金属材质的导电薄膜,所述导电金属薄膜包括铜箔、铝箔、金箔、银箔以及铁薄膜,所述非金属材质的导电薄膜包括硅材薄膜、导电聚合物薄膜、导电陶瓷以及导电水凝胶。原则上只要可以作为导体的材料均可,导电薄膜的厚度为20微米以下较优。
[0018]
进一步的,所述第一、第二弹性体层可以是硅胶,比如常见的有聚二甲基硅氧烷(PDMS)或者己二酸丁二醇酯与对苯二甲酸丁二醇酯的共聚物(ECOFLEX)等,其具有较好的延展性、断裂伸长性等特点,也可以是热塑性聚氨酯(TPU)或者水凝胶等弹性体橡胶,所述弹性体层的厚度则根据所制作延性电路的具体用途确定即可。
[0019]
进一步的,所述辅助基底层的表面可以增加一层粘结胶层,这是为了便于固定被承载物以及满足转印过程的粘力差的需求。
[0020]
进一步的,为了保护芯片及弹性体在进入该工序前不受其他物体的碰撞等物理影响及保证性能可靠性,也可以在相应卷材的芯片或弹性体表面再增加一层保护层,即该卷材由辅助基底层、芯片/弹性体、保护层三层组成,在进入相应工序前再增加一个剥离装置将保护层去掉;也可以将芯片 或弹性体直接通过机械臂等方式拾取放置到辅助基底上传送过来,从而避免进入卷材内部而被相邻层的辅助基底碰撞影响。同理,在工艺最后,为保护封装好的延性电路整体,也可以在其表面加一层类似的保护层再进入收卷环节,或者直接通过机械臂等方式拾取并放置到成品收集装置。
[0021]
进一步的,所述辅助基底、基底或者保护层可以是聚对苯二甲酸类塑料(PET)、聚碳酸酯(PC)、聚乙烯(PE)、聚氯乙烯(PVC)、聚丙烯(PP)等薄膜。实质上,也不限于上述塑料薄膜,只要是具有一定的强度,能够承载被承载物,在实际工作中不发生变形的薄膜材料即可。
[0022]
进一步的,所述步骤S4中,芯片和电路间的具体组装方式并不限定,比如采用导电胶连接或者焊接方式均可,工艺中则增加相应步骤,如在电路结构的芯片安装位置上预先施加导电胶或焊膏等辅助物质。
[0023]
进一步的,还包括步骤S6,步骤S6为:对封装好的延性电路整体进行后处理,最后收卷。所述步骤S6中的后处理可以是对延性电路整体的进一步强化,比如提高封装的可靠性和电路的稳定性,其他操作可以是直接将制作好的成品进行二次加工,比如将其固定在所需目标物体的二维表面或者三维表面。
[0024]
进一步的,在整个工艺的适当步骤,如导电层和辅助基底层的层合、转印的进行、辅助基底层的分离、芯片的组装、保护层的剥离和层合等处,可以加入加热或冷却装置以辅助工艺的顺利进行。
[0025]
总体而言,通过本发明所构思的以上技术方案与现有技术相比,能够取得下列有益效果:
[0026]
将延性电路制作的全部工艺,包括基底层的放置、导电层的制作、导电层和基底层的粘合、芯片的安装、成品的收集等工艺步骤采用“卷对卷”的设计构思整合为一体,实现了延性电路制作的自动化,并且充分利用卷对卷方式的优点,实现延性电路制作的高效率。

[附图说明]

[0027]
图1是按照本发明方法实施例完成延性电路制作的放卷及层合的结构示意图;
[0028]
图2是按照本发明方法实施例完成延性电路制作时的对延性电路整体加保护层及最后收卷的结构示意图;
[0029]
图3的(a)、(b)是本发明实施例中两种不同的转印方式结构示意图;
[0030]
图4是按照本发明方法实施例完成延性电路制作时一套完整的流程示意图。
[0031]
在所有附图中,相同的附图标记用来表示相同的元件或结构,其中:
[0032]
100表示放料辊,200表示对辊,300表示收料辊,400表示辅助辊,500表示分离辊,600表示图案化装置;a为图案化后的导电层,b为弹性体层,c为芯片,d、e分别为第一、第二半成品,f为封装好的延性电路整体。

[具体实施方式]

[0033]
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0034]
图1是按照本发明方法实施例完成延性电路制作的放卷及层合的结构示意图,其中:两根放料辊100分别对导电层和辅助基底层进行放料,对辊200完成二者的层合。
[0035]
图2是按照本发明方法实施例完成延性电路制作时的对延性电路整体加保护层及最后收卷的结构示意图,即输送过来的封装好的延性电路整体法,首先利用对辊200对其加一层表面的保护层,保证其在收卷后能不受 其他基底的影响,之后再进行成品卷材的收卷。
[0036]
图3的(a)、(b)是本发明实施例中两种不同的转印方式结构示意图,两种方式都是运用对辊机构实现转印,但是图3中(a)图代表转印前后,主体的基底发生改变,图3中(b)图代表转印前后,主体的基底没有改变,两种方式都对辅助基底都进行了回收,如图3中收料辊300用于对辅助基底进行回收。
[0037]
在实际工程实践中,可根据具体的转印效果的需求,从被转印物和转印的受体开始接触到转印结束二者的分离,可以调整这段接触长度或者在中间增加对辊来提高转印的效果。如图3中(a)图中接触长度是从对辊200到分离辊500,图3中(b)图中则只在对辊200处接触,也可以在图3中(a)图中对辊200和分离辊500之间再增加对辊来辅助转印。
[0038]
结合以上收放卷以及转印方式,本发明方法提出一种利用卷对卷实现延性电路制作的完整流程示意图如图4所示,其包括以下步骤:
[0039]
S1:将做成卷材的导电层和第一辅助基底层分别通过两根放料辊100进行放卷,并通过层合机构200进行层合;
[0040]
S2:对导电层进行图案化,即通过图案化的方法,如机械对辊擦除、模切、化学蚀刻、生物蚀刻、激光等方式对导电层选择性地制作图案,得到所需的导电层a;
[0041]
S3:将制作好的导电层a转印到带有基底的第一弹性体层b上,即先利用放料辊100对用基底层承载的第一弹性体层b进行放卷,通过粘力差,将导电层a转印到第一弹性体层b表面,得到第一半成品d,再将第一辅助基底层作为废料通过收料辊300收卷;
[0042]
S4:电路芯片的组装,即先利用放料辊100对用第二辅助基底层承载的芯片c输送到第一弹性体层b表面的导电层a的相应位置附近,再辅以譬如机器视觉等方式进行对准组装,得到第二半成品e,再将第二辅助基底层作为废料通过收料辊300收卷;
[0043]
S5:延性电路的封装,即先利用放料辊100对用第三辅助基底层承载的第二弹性体层b进行放料,再次通过转印的方式,将第二弹性体层b作为安装好芯片的延性电路半成品的顶层,完成封装,得到延性电路整体f,再将第三辅助基底层作为废料通过收料辊300收卷;
[0044]
S6:对封装好的延性电路整体f进行后处理和其他操作,最后通过收料辊300进行最终收卷。
[0045]
上述过程只是一种典型的最基本流程,只是为了说明如何将图1-图3的方式进行工艺连接。
[0046]
在实际工程实践中,可根据具体的延性电路结构需求将原料放卷和废料收卷过程、图案化过程、转印过程等进行组合,类似于电路的串联和并联等组合,比如若要制作多层电路层,则需要多次图案化、电路层间的中间弹性体层的转印、电路层间连接导体的转印等步骤。
[0047]
另外,图4中也省略了一些比如牵引辊、纠偏结构、张力测量和控制等实际卷对卷工艺中必要的装置。
[0048]
进一步的,所述步骤S4中,芯片和电路间的具体组装方式并不限定,比如采用导电胶连接或者焊接方式均可,工艺中则增加相应步骤,如在电路结构的芯片安装位置上预先施加导电胶或焊膏等辅助物质。
[0049]
进一步的,所述步骤S6中的后处理可以是对延性电路整体的进一步强化,比如提高封装的可靠性和电路的稳定性,其他操作可以是直接将制作好的成品进行二次加工,比如将其固定在所需目标物体的二维表面或者三维表面。
[0050]
具体的,所述导电层选自导电金属薄膜和非金属材质的导电薄膜,所述导电金属薄膜包括铜箔、铝箔、金箔、银箔以及铁薄膜,所述非金属材质的导电薄膜包括硅材薄膜、导电聚合物薄膜、导电陶瓷以及导电水凝胶。原则上只要可以作为导体的材料均可,导电薄膜的厚度为20微米以下较优。原则上只要可以作为导体的材料均可。
[0051]
所述弹性体层可以是硅胶,比如常见的有聚二甲基硅氧烷(PDMS)或者己二酸丁二醇酯与对苯二甲酸丁二醇酯的共聚物(ECOFLEX)等,具有较好的延展性、断裂伸长性等特点,也可以是热塑性聚氨酯(TPU)或者水凝胶等弹性体橡胶,所述弹性体层的厚度则根据所制作延性电路的具体用途确定即可;
[0052]
所述辅助基底/基底/保护层可以是聚对苯二甲酸类塑料(PET)、聚碳酸酯(PC)、聚乙烯(PE)、聚氯乙烯(PVC)、聚丙烯(PP)等薄膜,实质上,也不限于上述塑料薄膜,只要是具有一定的强度,能够承载被承载物,在实际工作中不发生变形的薄膜材料即可,对于和导电层接触的还需要有绝缘特性。
[0053]
本发明中,主要是利用转印来实现目标物体从一个物体表面转移到另一个物体表面的过程。转印是当一个目标物体同时和两个物体接触再分开时,由于目标物体和两侧物体间的粘力大小存在差异,会倾向粘附于粘力较大一侧物体上的一种工艺。本发明方法中,为了便于固定被承载物以及满足不同转印过程中粘力差的需求,所述辅助基底层的表面可以增加具有特定大小粘力的粘结胶层。
[0054]
本发明中,为了保护芯片及弹性体在进入该工序前不受其他物体的碰撞等物理影响及保证性能可靠性,可以在相应卷材的芯片或弹性体表面再增加一层保护层,即该卷材由辅助基底层、芯片/弹性体、保护层三层组成。在进入相应工序前再增加一个剥离装置将保护层去掉。也可以将芯片或弹性体直接通过机械臂等方式拾取放置到辅助基底上传送过来,从而避免进入卷材内部而被相邻层的辅助基底碰撞影响。同理,在工艺最后,为保护封装好的延性电路整体,也可以在其表面加一层类似的保护层再进入收卷环节,如图2中的放料辊100即是提供一层保护层来保护最终的电路,或者直接通过机械臂等方式拾取并放置到成品收集装置。
[0055]
本发明中,在整个工艺的适当位置,如导电层和辅助基底层的层合、 转印的进行、辅助基底层的分离、芯片的组装、保护层的剥离和层合等处,可以加入加热或冷却装置以辅助工艺的顺利进行。
[0056]
本发明中的“卷对卷运动平台”包括多对主动或者被动辊筒,或者说包括多对对辊,卷对卷英文名是Roll to Roll,国内一般简称R2R,主要是针对薄膜类材料加工的装置,通过辊筒的主动或被动转动,来实现对材料的一种高效、低成本的加工方式。有学者(Sukang Bae,Hyeongkeun Kim,Youngbin Lee,et al.Roll-to-roll production of 30-inch graphene films for transparent electrodes[J].Nature Nanotechnology,2010,5:5574–578.)利用这种方式来制作石墨烯电极,也有学者(Krebs F C,Gevorgyan S A,Alstrup J.A roll-to-roll process to flexible polymer solar cells:model studies,manufacture and operational stability studies[J].Journal of Materials Chemistry,2009,19(30):5442-5451.)用来制作太阳能电池。
[0057]
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

权利要求书

[权利要求 1]
一种延性电路制作方法,其特征在于,采用“卷对卷”工艺,具体包括如下步骤: S1:将导电层和第一辅助基底层层合形成一体后制成卷材,将该卷材的一端作为初始进料放卷端,放卷后展开设定长度, S2:在展开设定长度的卷材导电层上进行图案化,制备所需的电路结构,进行图案化的方法包括机械对辊擦除、模切、生物蚀刻、化学蚀刻或者激光图案化, S3:将设置有基底的第一弹性体层作为进料端,送入对辊间,通过对辊压合和粘力差,将电路结构转印到第一弹性体层表面,再将第一辅助基底层作为废料收卷去除, S4:将用第二辅助基底层承载的芯片输送到电路结构的相应位置处,使芯片和第一弹性体表面的电路结构对准,采用对辊压合,将芯片与电路结构组装在一起,再将第二辅助基底层作为废料收卷去除,获得延性电路层半成品, S5:将设置有第三辅助基底的第二弹性体层作为进料端,送入相应对辊间,通过对辊压合和粘力差,将第二弹性体层转印至延性电路层半成品表面,第二弹性体层用于延性电路层半成品的封装层,完成封装后,再将第三辅助基底作为废料收卷去除,获得延性电路。
[权利要求 2]
如权利要求1所述的延性电路制作方法,其特征在于,所述导电层选自导电金属薄膜和非金属材质的导电薄膜, 所述导电金属薄膜包括铜箔、铝箔、金箔、银箔以及铁薄膜, 所述非金属材质的导电薄膜包括硅材薄膜、导电聚合物薄膜、导电陶瓷以及导电水凝胶。
[权利要求 3]
如权利要求2所述的延性电路制作方法,其特征在于,所述第一、第二弹性体层材质选自硅胶、热塑性聚氨酯和水凝胶。
[权利要求 4]
如权利要求3所述的延性电路制作方法,其特征在于,所述第一、第二、第三辅助基底、所述基底材质均选自聚对苯二甲酸类塑料、聚碳酸酯、聚乙烯、聚氯乙烯和聚丙烯。
[权利要求 5]
如权利要求4所述的延性电路制作方法,其特征在于,步骤S4中,在电路结构上设置导电胶或者焊膏,用于使电路结构和芯片牢固结合。
[权利要求 6]
如权利要求1所述的延性电路制作方法,其特征在于,还包括步骤S6:对封装好的延性电路整体进行后处理,最后收卷。

附图

[ 图 0001]  
[ 图 0002]  
[ 图 0003]  
[ 图 0004]