Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018233950) HALBLEITERCHIP MIT INNEREN TERRASSENÄHNLICHEN STUFEN UND VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS
Anmerkung: Text basiert auf automatischer optischer Zeichenerkennung (OCR). Verwenden Sie bitte aus rechtlichen Gründen die PDF-Version.

Patentansprüche

1. Halbleiterchip (10) mit einem Halbleiterkörper (2), einer StromaufWeitungsschicht (3) und einer Kontaktstruktur ( 4 ) , wobei

- der Halbleiterkörper eine erste Halbleiterschicht (21), eine zweite Halbleiterschicht (22) und eine

dazwischenliegende aktive Schicht (23) umfasst,

- die Stromaufweitungsschicht in vertikaler Richtung

zwischen der Kontaktstruktur und dem Halbleiterkörper angeordnet ist,

- der Halbleiterkörper eine Mehrzahl von inneren Stufen (24) aufweist, die terrassenähnlich ausgebildet sind, und

- die Kontaktstruktur eine Mehrzahl von Leiterbahnen (42) umfasst, wobei die Leiterbahnen hinsichtlich deren

lateraler Orientierungen in Bezug zu den lateralen

Orientierungen der inneren Stufen derart angeordnet sind, dass eine Stromaufweitung entlang der inneren Stufen gegenüber einer Stromaufweitung quer zu den inneren Stufen begünstigt ist.

2. Halbleiterchip nach dem vorhergehenden Anspruch,

bei dem sich die jeweiligen Leiterbahnen (42) in Draufsicht auf den Halbleiterkörper (2) mit mehreren der inneren

terrassenähnlichen Stufen (24) überlappen.

3. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem sich die jeweiligen Leiterbahnen (42) in Draufsicht auf den Halbleiterkörper (2) mit mindestens 50 % aller inneren terrassenähnlichen Stufen (24) überlappen.

4. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die Leiterbahnen (42) parallel zueinander orientiert sind und über einen Anschlusssteg (41) miteinander elektrisch leitend verbunden sind.

5. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem sich die inneren Stufen (24) entlang einer ersten lateralen Richtung (Rx) auf verschiedenen vertikalen Ebenen des Halbleiterkörpers (2) befinden, wobei

- die inneren Stufen auf den verschiedenen vertikalen Ebenen entlang einer zweiten lateralen Richtung (Y) parallel zueinander verlaufen, und

- die erste laterale Richtung und die zweite laterale

Richtung quer oder senkrecht zueinander gerichtet sind.

6. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die inneren Stufen (24) eine gemeinsame laterale Haupterstreckungsrichtung (R24) aufweisen, wobei die

jeweiligen Leiterbahnen (42) in Draufsicht auf den

Halbleiterkörper (2) die gemeinsame Haupterstreckungsrichtung schneiden und mit dieser einen Winkel (W42) von 90° +/- 30° bilden .

7. Halbleiterchip nach einem der vorhergehenden Ansprüche, der eine weitere Kontaktstruktur (6) mit einer Mehrzahl von weiteren Leiterbahnen (62) aufweist, wobei

- der Halbleiterkörper (2) in vertikaler Richtung zwischen der Kontaktstruktur (4) und der weiteren Kontaktstruktur angeordnet ist, und

- die weiteren Leiterbahnen hinsichtlich deren lateraler

Orientierungen in Bezug zu den lateralen Orientierungen der inneren Stufen (24) derart angeordnet sind, dass eine Stromaufweitung entlang der inneren Stufen gegenüber einer Stromaufweitung quer zu den inneren Stufen begünstigt ist.

8. Halbleiterchip nach dem vorhergehenden Anspruch, bei dem die Leiterbahnen (42) und die weiteren Leiterbahnen (62) laterale Orientierungen (R42, R62) aufweisen, die sich höchstens um 30° voneinander unterscheiden.

9. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die erste Halbleiterschicht (21) und die zweite

Halbleiterschicht (22) jeweils eine Halbleiterschichtenfolge aus einer Mehrzahl von Teilschichten (210, 220) aufweisen, wobei die Teilschichten (210, 220) jeweils einen

geometrischen Verlauf der inneren terrassenähnlichen Stufen (24) nachbilden.

10. Halbleiterchip nach dem vorhergehenden Anspruch, bei dem jede der Teilschichten (210, 220) eine Mehrzahl von Monolagen des gleichen Materials aufweist, wobei die Anzahl der Monolagen zwischen 2 und 20 ist.

11. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die aktive Schicht (23) eine mehrstufige

terrassenähnliche Oberfläche aufweist.

12. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Leiterbahnen (42) hinsichtlich ihrer lateralen Orientierungen in Bezug zu den lateralen Orientierungen der inneren Stufen derart angeordnet sind, dass eine

Stromaufweitung innerhalb der StromaufWeitungsschicht (3) und im Halbleiterkörper (2) entlang der inneren Stufen gegenüber einer Stromaufweitung quer zu den inneren Stufen begünstigt ist.

13. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei durch gezielte Ausrichtung der Leiterbahnen (42) in Bezug auf die Haupterstreckungsrichtung der Stufen (24)

- die Ausbreitung der Ladungsträger innerhalb der

Stromaufweitungsschicht (3) und im Halbleiterkörper (2) entlang der inneren Stufen verstärkt ist, und

- die Ausbreitung der Ladungsträger entlang einer Richtung quer zu den Stufen hindurch vermindert ist.

14. Halbleiterchip nach einem der vorhergehenden Ansprüche, der eine lichtemittierende Diode ist, wobei

- der Halbleiterkörper (2) auf InGaAlP, GalnAs, AlGaAs, InGaAlAs oder auf InGaP basiert,

- der Halbleiterkörper auf einem Substrat (1) angeordnet ist, das auf GaAs oder InP basiert, und

- das Substrat eine dem Halbleiterkörper zugewandte

vizinale Oberfläche mit einem Fehlschnitt zwischen einschließlich 2° und 15° aufweist.

15. Verfahren zur Herstellung eines Halbleiterchips nach einem der vorhergehenden Ansprüche mit folgenden

Verfahrensschritten :

A) Bereitstellen eines Substrats (1) aus einem III-V- Halbleitermaterial mit einer vizinalen Oberfläche und einem Fehlschnitt zwischen einschließlich 2° und 15°;

B) schichtenweises Aufbringen des Halbleiterkörpers (2) auf das Substrat, wobei der Halbleiterkörper eine Mehrzahl von Teilschichten (210, 220) aufweist, die terrassenähnlich auf dem Substrat erzeugt sind und eine Mehrzahl von Stufen (24) aufweisen;

C) Aufbringen der Stromaufweitungsschicht (3) auf den

Halbleiterkörper; und

D) Ausbilden der Kontaktstruktur (4) mit den Leiterbahnen

(42) auf der Stromaufweitungsschicht , wobei die

Leiterbahnen mittels einer Maske (7) auf die

Stromaufweitungsschicht aufgebracht werden.

16. Verfahren nach dem vorhergehenden Anspruch,

bei dem die Maske (7) aus einem photostrukturierbaren

Material gebildet ist und die Leiterbahnen (42) mittels der Maske auf die Stromaufweitungsschicht strukturiert

aufgebracht werden.

17. Verfahren nach einem der vorhergehenden Ansprüche 15 bis 16, bei dem das Aufbringen der Stromaufweitungsschicht (3) nach dem Entfernen des Substrats (1) von dem Halbleiterkörper (2) erfolgt, wobei die Stromaufweitungsschicht auf eine durch das Entfernen des Substrats freigelegte Oberfläche des

Halbleiterchips (10) aufgebracht wird.