Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018186197) SOLID STATE IMAGING DEVICE AND ELECTRONIC APPARATUS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/186197 Internationale Anmeldenummer PCT/JP2018/011570
Veröffentlichungsdatum: 11.10.2018 Internationales Anmeldedatum: 23.03.2018
IPC:
H01L 27/146 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H04N 5/369 (2011.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
14
mit Halbleiterschaltungselementen, die auf Infrarot-Strahlung, Licht, elektromagnetische Strahlung kürzerer Wellenlänge als Licht oder Korpuskularstrahlung ansprechen und besonders ausgebildet sind, entweder für die Umwandlung der Energie einer derartigen Strahlung in elektrische Energie oder für die Steuerung elektrischer Energie durch eine derartige Strahlung
144
Strahlungsgesteuerte Bauelemente
146
Strukturen für Bildaufnahmeeinheiten
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
30
Behandlung von Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht von H01L21/20-H01L21/26152
31
zur Bildung isolierender Schichten auf Halbleiterkörpern, z.B. für Maskierungszwecke oder bei Verwendung fotolithografischer Techniken; Nachbehandlung dieser Schichten; Auswahl von Materalien für diese Schichten
3205
Aufbringen nicht isolierender Schichten, z.B. leitender Schichten oder Widerstandsschichten auf isolierende Schichten; Nachbehandlung dieser Schichten
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
71
Herstellung von bestimmten Teilen der in Gruppe H01L21/7075
768
Anbringen von Verbindungsleitungen, die zur Stromführung zwischen einzelnen Schaltungselementen innerhalb eines Bauelements dienen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
52
Anordnungen zur Stromleitung innerhalb des im Betrieb befindlichen Bauelements von einem Schaltungselement zum anderen
522
einschließlich externer Verbindungsleitungen, die aus einer mehrschichtigen Anordnung aus leitenden und isolierenden Schichten aufgebaut und untrennbar an dem Halbleiterkörper angebracht sind
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
065
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L27/87
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
07
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L29/87
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
18
wobei die Bauelemente aus Arten bestehen, wie sie in verschiedenen Untergruppen ein- und derselben Hauptgruppe H01L27/-H01L51/162
H Elektrotechnik
04
Elektrische Nachrichtentechnik
N
Bildübertragung, z.B. Fernsehen
5
Einzelheiten von Fernsehsystemen
30
Umwandeln von Licht oder ähnlicher Information in elektrische Information
335
unter Verwendung von Festkörper- /Halbleiter-Bildsensoren [SSIS]
369
Festkörper- /Halbleiter-Bildsensor [SSIS]-Architektur, dazugehörige Schaltungen
Anmelder:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Erfinder:
亀嶋 隆季 KAMESHIMA, Takatoshi; JP
橋口 日出登 HASHIGUCHI, Hideto; JP
三橋 生枝 MITSUHASHI, Ikue; JP
堀越 浩 HORIKOSHI, Hiroshi; JP
庄子 礼二郎 SHOHJI, Reijiroh; JP
石田 実 ISHIDA, Minoru; JP
飯島 匡 IIJIMA, Tadashi; JP
羽根田 雅希 HANEDA, Masaki; JP
Vertreter:
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
松本 一騎 MATSUMOTO, Kazunori; JP
Prioritätsdaten:
2017-07480904.04.2017JP
2017-15763717.08.2017JP
Titel (EN) SOLID STATE IMAGING DEVICE AND ELECTRONIC APPARATUS
(FR) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEUR ET APPAREIL ÉLECTRONIQUE
(JA) 固体撮像装置、及び電子機器
Zusammenfassung:
(EN) [Problem] To improve the performance of a solid state imaging device. [Solution] A solid state imaging device that is formed by laminating, in order, a first substrate, a second substrate, and a third substrate. The first substrate has: a first semiconductor substrate that has formed thereon a pixel unit that comprises an array of pixels; and a first multilayer wiring layer that is laminated upon the first semiconductor substrate. The second substrate has: a second semiconductor substrate that has formed thereon a circuit that has a prescribed function; and a second multilayer wiring layer that is laminated upon the second semiconductor substrate. The third substrate has: a third semiconductor substrate that has formed thereon a circuit that has a prescribed function; and a third multilayer wiring layer that is laminated upon the third semiconductor substrate. The first substrate and the second substrate are adhered to each other such that the first multilayer wiring layer and the second multilayer wiring layer face. A first connection structure that is for electrically connecting two of the first substrate, the second substrate, and the third substrate includes a via that is structured such that a conductive material is embedded in or formed as a film on inner walls of: a first through hole that exposes first wiring that is included in one of the first multilayer wiring layer, the second multilayer wiring layer, and the third multilayer wiring layer; and another through hole that exposes second wiring that is included in a multilayer wiring layer that is among the first multilayer wiring layer, the second multilayer wiring layer, and the third multilayer wiring layer and does not include the first wiring.
(FR) Le problème décrit par la présente invention est d'améliorer les performances d'un dispositif d'imagerie à semi-conducteur. La solution selon l'invention porte sur un dispositif d'imagerie à semi-conducteur qui est formé par stratification, dans l'ordre, d'un premier substrat, d'un second substrat et d'un troisième substrat. Le premier substrat comprend : un premier substrat semi-conducteur sur lequel est formée une unité de pixel qui comprend une matrice de pixels; et une première couche de câblage multicouche qui est stratifiée sur le premier substrat semi-conducteur. Le second substrat comprend : un second substrat semi-conducteur sur lequel est formé un circuit qui a une fonction prescrite; et une seconde couche de câblage multicouche qui est stratifiée sur le second substrat semi-conducteur. Le troisième substrat comporte : un troisième substrat semi-conducteur sur lequel est formé un circuit qui a une fonction prescrite; et une troisième couche de câblage multicouche qui est stratifiée sur le troisième substrat semi-conducteur. Le premier substrat et le second substrat sont collés l'un à l'autre de telle sorte que la première couche de câblage multicouche et la seconde couche de câblage multicouche se font face. Une première structure de connexion qui est destinée à connecter électriquement deux du premier substrat, du second substrat et du troisième substrat comprend un trou d'interconnexion qui est structuré de telle sorte qu'un matériau conducteur est intégré ou formé sous la forme d'un film sur les parois internes de: un premier trou traversant qui expose un premier câblage qui est inclus dans l'une de la première couche de câblage multicouche, la seconde couche de câblage multicouche et la troisième couche de câblage multicouche; et un autre trou traversant qui expose un second câblage qui est inclus dans une couche de câblage multicouche qui est parmi la première couche de câblage multicouche, la seconde couche de câblage multicouche et la troisième couche de câblage multicouche et ne comprend pas le premier câblage.
(JA) 【課題】固体撮像装置の性能をより向上させる。 【解決手段】画素が配列された画素部が形成された第1半導体基板と、前記第1半導体基板上に積層された第1多層配線層と、を有する第1基板と、所定の機能を有する回路が形成された第2半導体基板と、前記第2半導体基板上に積層された第2多層配線層と、を有する第2基板と、所定の機能を有する回路が形成された第3半導体基板と、前記第3半導体基板上に積層された第3多層配線層と、を有する第3基板と、がこの順に積層されて構成され、前記第1基板と前記第2基板とは、前記第1多層配線層と前記第2多層配線層とが対向するように貼り合わされ、前記第1基板、前記第2基板、及び前記第3基板のうちのいずれか2つを電気的に接続するための第1の接続構造は、ビアを含み、前記ビアは、前記第1多層配線層、前記第2多層配線層、及び前記第3多層配線層のうちのいずれかに含まれる第1の配線を露出させるように設けられる一の貫通孔と、前記第1多層配線層、前記第2多層配線層、及び前記第3多層配線層のうちの前記第1の配線が含まれる多層配線層以外のいずれかに含まれる第2の配線を露出させるように設けられる他の貫通孔と、に導電材料が埋め込まれた構造、又はこれらの貫通孔の内壁に導電材料が成膜された構造、を有する、固体撮像装置を提供する。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)