Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018179121) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2018/179121 Internationale Anmeldenummer PCT/JP2017/012839
Veröffentlichungsdatum: 04.10.2018 Internationales Anmeldedatum: 29.03.2017
IPC:
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
786
Dünnfilm-Transistoren
G Physik
02
Optik
F
Vorrichtungen oder Anordnungen, deren optische Arbeitsweise durch Änderung der optischen Eigenschaften des Mediums der Vorrichtungen oder Anordnungen geändert wird zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen, z.B. Schalten, Austasten, Modulieren oder Demodulieren; Techniken oder Verfahren für deren Arbeitsweise; Frequenzänderung; nichtlineare Optik; optische logische Elemente; optische Analog-Digital-Umsetzer
1
Vorrichtungen oder Anordnungen zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen einer unabhängigen Lichtquelle, z.B. Schalten, Austasten oder Modulieren; nichtlineare Optik
01
zum Steuern der Intensität, der Phase, der Polarisation oder der Farbe
13
basierend auf Flüssigkristallen, z.B. einzelne Flüssigkristall-Anzeigezellen
133
Konstruktiver Aufbau; Betrieb von Flüssigkristallzellen; Schaltungsanordnungen
136
Flüssigkristall-Zellen, baulich vereinigt mit einer Halbleiter-Schicht oder -Substrat, z.B. Zellen als Teil eines integrierten Schaltkreises
1362
Aktive matrizenadressierte Zellen
1368
mit einer Drei-Elektroden-Einrichtung als Schaltelement
Anmelder:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Erfinder:
岡部 達 OKABE, Tohru; --
田中 哲憲 TANAKA, Tetsunori; --
家根田 剛士 YANEDA, Takeshi; --
Vertreter:
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
Prioritätsdaten:
Titel (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Zusammenfassung:
(EN) A semiconductor device (10) provided to a pixel circuit of a display apparatus (1) includes, sequentially from the lower side: a substrate (11); a LTPS layer (135SLA); a first gate insulating layer (14); a first metal layer (145GA, 145GB); a first planarization layer (15); a second insulating layer (16); an oxide semiconductor layer (165SLB); a second metal layer (165SB, 165DB), a passivation layer (17); and a third metal layer (165CA). A gate electrode (145GA) of a LTPS-TFT (10A) and a gate electrode (145GB) of an oxide semiconductor TFT (10B) are formed by the first metal layer.
(FR) L'invention concerne un dispositif à semi-conducteur (10) disposé sur un circuit de pixel d'un appareil d'affichage (1) comprenant, de manière séquentielle à partir du côté inférieur : un substrat (11); une couche LTPS (135SLA); une première couche d'isolation de grille (14); une première couche métallique (145GA, 145GB); une première couche de planarisation (15); une seconde couche d'isolation (16); une couche semi-conductrice d'oxyde (165SLB); une seconde couche métallique (165SB, 165DB), une couche de passivation (17); et une troisième couche métallique (165CA). Une électrode de grille (145GA) d'un LTPS-TFT (10A) et une électrode de grille (145GB) d'un TFT à semi-conducteur à oxyde (10B) sont formées par la première couche métallique.
(JA) 表示装置(1)の画素回路に設けられる半導体装置(10)は、下側から順に、基板(11)と、LTPS層(135SLA)と、第1ゲート絶縁層(14)と、第1金属層(145GA・145GB)と、第1平坦化層(15)と、第2ゲート絶縁層(16)と、酸化物半導体層(165SLB)半導体層と、第2金属層(165SB・165DB)と、パッシベーション層(17)と、第3金属層(165CA)と、を含む。LTPS-TFT(10A)のゲート電極(145GA)と酸化物半導体TFT(10B)のゲート電極(145GB)とは、第1金属層により形成される。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPA) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)