Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018164811) DEBUGGING SYSTEM AND METHOD
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/164811 Internationale Anmeldenummer PCT/US2018/017876
Veröffentlichungsdatum: 13.09.2018 Internationales Anmeldedatum: 12.02.2018
Antrag nach Kapitel 2 eingegangen: 04.01.2019
IPC:
G06F 11/36 (2006.01) ,G06F 17/50 (2006.01)
G Physik
06
Datenverarbeitung; Rechnen; Zählen
F
Elektrische digitale Datenverarbeitung
11
Fehlererkennung; Fehlerkorrektur; Überwachung
36
Verhindern von Fehlern durch Überprüfen oder Debugging der Software
G Physik
06
Datenverarbeitung; Rechnen; Zählen
F
Elektrische digitale Datenverarbeitung
17
Digitale Rechen- oder Datenverarbeitungsanlagen oder -verfahren, besonders angepasst an spezielle Funktionen
50
Rechnergestütztes Entwurfsystem [CAD]
Anmelder:
XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124, US
Erfinder:
VILLARREAL, Jason; US
SANKROJ, Mahesh; US
DHUME, Nikhil, A.; US
DEEPAK, Kumar; US
Vertreter:
HSU, Frederick; US
LIU, Justin; US
PARANDOOSH, David, A.; US
Prioritätsdaten:
15/451,06806.03.2017US
Titel (EN) DEBUGGING SYSTEM AND METHOD
(FR) SYSTÈME ET PROCÉDÉ DE DÉBOGAGE
Zusammenfassung:
(EN) An approach for debugging a circuit implementation of a software specification includes translating (508) a high-level language debugging command into a hardware debugging command that specifies the value(s) of a condition in the circuit implementation (108), and a storage element(s) at which the value(s) of the condition is stored. The hardware debugging command is transmitted (518) to a debug controller circuit (112) that generates (624) a single clock pulse to the circuit implementation. The debug controller circuit reads (626) a value(s) from the storage element(s) specified by the hardware debugging command and determines (628) whether or not the value(s) satisfies the condition. The debug controller circuit generates another single clock pulse in response to the value(s) read from the storage element(s) not satisfying the condition. Generation of pulses of the clock signal is suspended and data indicative of a breakpoint is output (632) in response to the value(s) read from the storage element(s) satisfying the condition.
(FR) L'invention concerne une démarche servant à déboguer une implémentation de circuit d'une spécification de logiciel et consistant à traduire (508) une instruction de débogage de langage de haut niveau (HLL) en une instruction de débogage de matériel qui spécifie la ou les valeur(s) d'une condition dans l'implémentation (108) de circuit, et un ou plusieurs éléments de mémorisation, lesdites valeurs de la condition étant mémorisées. La commande de débogage de matériel est transmise (518) à un circuit (112) de commande de débogage qui émet (624) une impulsion d'horloge unique vers l'implémentation du circuit. Le circuit de commande de débogage lit (626) une ou plusieurs valeur(s) de(s) (l')élément(s) de stockage spécifiée(s) par la commande de débogage de matériel et détermine (628) si la ou les valeur(s) répond(ent) ou non à la condition. Le circuit de commande de débogage émet une autre impulsion d'horloge unique en réponse à la ou aux valeur(s) lue(s) à partir de(s) (l')élément(s) de stockage qui ne répondent pas à la condition. L'émission d'impulsions du signal d'horloge est suspendue et des données indiquant un point d'arrêt sont produites (632) en réponse à la ou aux valeur(s) lue(s) à partir de(s) (l')élément(s) de stockage répondant à la condition.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)