Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018163997) ACTIVE MATRIX SUBSTRATE AND METHOD FOR PRODUCING SAME
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/163997 Internationale Anmeldenummer PCT/JP2018/008062
Veröffentlichungsdatum: 13.09.2018 Internationales Anmeldedatum: 02.03.2018
IPC:
H01L 29/786 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
786
Dünnfilm-Transistoren
G Physik
09
Unterricht; Geheimschrift; Anzeige; Reklame; Siegel
F
Anzeigewesen; Reklamewesen; Zeichen; Etiketten oder Namensschilder; Siegel
9
Anzeigeanordnungen für sich ändernde Information, wobei die Information durch Auswahl oder Kombination von einzelnen Elementen auf einem Träger dargestellt wird
30
bei welchen das/die gewünschte(n) Schriftzeichen durch Kombination von Einzelelementen gebildet werden
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
334
Mehrstufenprozess zur Herstellung von unipolaren Bauelementen
335
Feldeffekt-Transistoren
336
mit einem isolierten Gate
Anmelder:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Erfinder:
織田 明博 ODA Akihiro; --
武田 悠二郎 TAKEDA Yujiro; --
村重 正悟 MURASHIGE Shogo; --
松木薗 広志 MATSUKIZONO Hiroshi; --
Vertreter:
奥田 誠司 OKUDA Seiji; JP
Prioritätsdaten:
2017-04464309.03.2017JP
Titel (EN) ACTIVE MATRIX SUBSTRATE AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT DE MATRICE ACTIVE ET PROCÉDÉ DE PRODUCTION DE CELUI-CI
(JA) アクティブマトリクス基板およびその製造方法
Zusammenfassung:
(EN) This active matrix substrate is provided with a substrate (1), a peripheral circuit which comprises a plurality of first TFTs 10, and a plurality of second TFTs (20). Each one of the first and second TFTs (10, 20) comprises: gate electrodes (3A, 3B); a gate insulating layer (5); oxide semiconductor layers (7A, 7B) which comprise channel regions (7Ac, 7Bc), and source contact regions (7As, 7Bs) and drain contact regions (7Ad, 7Bd) that are on both sides of the channel regions (7Ac, 7Bc); source electrodes (8A, 8B) which are in contact with the source contact regions; and drain electrodes (9A, 9B) which are in contact with the drain contact regions. The oxide semiconductor layers of the first TFTs and the second TFTs are formed from a same oxide semiconductor film; and the carrier concentration in the channel region (7Ac) of each first TFT is higher than the carrier concentration in the channel region (7Bc) of each second TFT.
(FR) Selon l'invention, un substrat de matrice active est pourvu d'un substrat (1), d'un circuit périphérique qui comprend une pluralité de premiers TFT (10), et d'une pluralité de deuxièmes TFT (20). Chacun des premiers et deuxièmes TFT (10, 20) comprend : des électrodes de grille (3A, 3B) ; une couche d'isolation de grille (5) ; des couches semi-conductrices d'oxyde (7A, 7B) qui comprennent des régions de canal (7Ac, 7Bc), et des régions de contact de source (7As, 7Bs) et des régions de contact de drain (7Ad, 7Bd) qui sont des deux côtés des régions de canal (7Ac, 7Bc) ; des électrodes de source (8A, 8B) qui sont en contact avec les régions de contact de source ; et des électrodes de drain (9A, 9B) qui sont en contact avec les régions de contact de drain. Les couches semi-conductrices d'oxyde des premiers TFT et des deuxièmes TFT sont formées à partir d'un même film d'oxyde semi-conducteur ; et la concentration en porteurs dans la région de canal (7Ac) de chaque premier TFT est supérieure à la concentration en porteurs dans la région de canal (7Bc) de chaque deuxième TFT.
(JA) アクティブマトリクス基板は、基板(1)と、複数の第1のTFT10を含む周辺回路と、複数の第2のTFT(20)とを備え、第1および第2のTFT(10、20)のそれぞれは、ゲート電極(3A、3B)と、ゲート絶縁層(5)と、チャネル領域(7Ac、7Bc)、およびその両側に位置するソースコンタクト領域(7As、7Bs)およびドレインコンタクト領域(7Ad、7Bd)を含む酸化物半導体層(7A、7B)と、ソースコンタクト領域に接するソース電極(8A、8B)と、ドレインコンタクト領域に接するドレイン電極(9A、9B)とを有し、第1のTFTおよび第2のTFTの酸化物半導体層は、同一の酸化物半導体膜から形成されており、第1のTFTのチャネル領域(7Ac)におけるキャリア濃度は、第2のTFTのチャネル領域(7Bc)におけるキャリア濃度よりも高い。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)