Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018149687) MULTILAYER-LEITERPLATTE SOWIE ELEKTRONISCHE ANORDNUNG MIT EINER SOLCHEN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/149687 Internationale Anmeldenummer PCT/EP2018/052859
Veröffentlichungsdatum: 23.08.2018 Internationales Anmeldedatum: 06.02.2018
IPC:
H05K 5/00 (2006.01) ,H05K 1/02 (2006.01)
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
5
Gehäuse, Schränke oder Einschübe für elektrische Geräte
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
1
Gedruckte Schaltungen
02
Einzelheiten
Anmelder:
ZF FRIEDRICHSHAFEN AG [DE/DE]; Löwentaler Straße 20 88046 Friedrichshafen, DE
Erfinder:
SPERBER, Michael; DE
Prioritätsdaten:
10 2017 202 329.514.02.2017DE
Titel (EN) MULTI-LAYER CIRCUIT BOARD AND ELECTRONIC ASSEMBLY HAVING SAME
(FR) CARTE DE CIRCUIT IMPRIMÉ MULTICOUCHE ET SYSTÈME ÉLECTRONIQUE MUNI DE LADITE CARTE
(DE) MULTILAYER-LEITERPLATTE SOWIE ELEKTRONISCHE ANORDNUNG MIT EINER SOLCHEN
Zusammenfassung:
(EN) The invention relates to a multi-layer circuit board (100), formed by a carrier plate (1) having an upper side (2) and an underside (3), and at least one electrically conductive upper inner layer (22) arranged on the upper side (2) of the carrier plate (1), an electrically insulating upper intermediate layer (23) arranged thereon, and an electrically conductive upper outer layer (21) arranged on the outermost insulating upper intermediate layer (23), which forms the outermost layer of the upper side (2) of the carrier plate (1), as well as at least one electrically conductive lower inner layer (32) arranged on the under side (3) of the carrier plate (1), an electrically insulating lower intermediate layer (33) arranged thereon, and an electrically conductive lower outer layer (31) arranged on the outermost insulating lower intermediate layer (33), which forms the outermost layer of the underside (3) of the carrier plate (1), and wherein the upper and/or the lower outer layer (21; 31) is provided with components (4; 41-43), and wherein conductor paths (6) guided in one of the inner layers (22; 32), and which are connected to conductor paths (6) guided in another of the inner layers (22; 32), are each guided in a different preferred direction to one another and the region between the conductor paths (6) is supplied with potential (7).
(FR) Carte de circuit imprimé multicouche et système électronique muni de ladite carte. L’invention concerne une carte de circuit imprimé multicouche (100) qui est composée d’une plaque de support (1) présentant une face supérieure (2) et une face inférieure (3), d’au moins une couche intérieure supérieure électroconductrice (22) agencée sur la face supérieure (2) de la plaque de support (1) et sur laquelle est agencée une couche intermédiaire supérieure électro-isolante (23), d’une couche extérieure supérieure électroconductrice (21) agencée sur la couche intermédiaire supérieure électro-isolante (23) la plus à l’extérieur et formant la couche la plus à l’extérieur de la face supérieure (2) de la plaque de support (1), d’au moins une couche intérieure inférieure électroconductrice (32) agencée sur la face inférieure (3) de la plaque de support (1) et sur laquelle est agencée une couche intermédiaire inférieure électro-isolante (33), et d’une couche extérieure inférieure électroconductrice (31) agencée sur la couche intermédiaire inférieure électro-isolante (33) la plus à l’extérieur et formant la couche la plus à l’extérieur de la face inférieure (3) de la plaque de support (1). Les couches extérieures supérieure et inférieure (21 ; 31) sont munies de composants (4 ; 41-43). Des tracés conducteurs (6) passant dans une des couches intérieures (22 ; 32) et connectés aux tracés conducteurs (6) passant dans une autre des couches intérieures (22 ; 32) passent respectivement dans une direction préférentielle différente, et la zone située entre les tracés conducteur (6) est alimentée en potentiel (7).
(DE) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen Bereitgestellt wird eine Multilayer-Leiterplatte (100), die gebildet ist aus einer Trägerplatte (1) mit einer Oberseite (2) und einer Unterseite (3), und zumindest einer auf der Oberseite (2) der Trägerplatte (1) angeordneten elektrisch leitfähigen oberen Innenlage (22) und einer darauf angeordneten elektrisch isolierenden oberen Zwischenschicht (23), und einer auf der äußersten isolierenden oberen Zwischenschicht (23) angeordneten elektrisch leitfähigen oberen Außenlage (21), welche die äußerste Lage der Oberseite (2) der Trägerplatte (1) bildet, und zumindest einer auf der Unterseite (3) der Trägerplatte (1) angeordneten elektrisch leitfähigen unteren Innenlage (32) und einer darauf angeordneten elektrisch isolierenden unteren Zwischenschicht (33), und einer auf der äußersten isolierenden unteren Zwischenschicht (33) angeordneten elektrisch leitfähigen unteren Außenlage (31), welche die äußerste Lage der Unterseite (3) der Trägerplatte (1) bildet, und wobei die obere und/oder die untere Außenlage (21; 31) mit Bauelementen (4; 41-43) bestückt ist, und wobei in einer der Innenlagen (22; 32) geführte Leiterbahnen (6), die mit in einer anderen der Innenlagen (22; 32) geführten Leiterbahnen (6) verbunden sind, jeweils in einer voneinander verschiedenen Vorzugsrichtung geführt sind und der Bereich zwischen den Leiterbahnen (6) mit Potential (7) geflutet ist.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)