Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018149666) VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL VON OPTOELEKTRONISCHEN BAUELEMENTEN UND OPTOELEKTRONISCHES BAUELEMENT
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/149666 Internationale Anmeldenummer PCT/EP2018/052666
Veröffentlichungsdatum: 23.08.2018 Internationales Anmeldedatum: 02.02.2018
IPC:
H01L 33/00 (2010.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
Anmelder:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder:
ENGLHARD, Marco; DE
Vertreter:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Prioritätsdaten:
10 2017 103 041.715.02.2017DE
Titel (EN) METHOD FOR PRODUCING A PLURALITY OF OPTOELECTRONIC COMPONENTS, AND OPTOELECTRONIC COMPONENT
(FR) PROCÉDÉ DE PRODUCTION D'UNE PLURALITÉ DE COMPOSANTS OPTOÉLECTRONIQUES, ET COMPOSANT OPTOÉLECTRONIQUE CORRESPONDANT
(DE) VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL VON OPTOELEKTRONISCHEN BAUELEMENTEN UND OPTOELEKTRONISCHES BAUELEMENT
Zusammenfassung:
(EN) The invention relates to a method for producing a plurality of optoelectronic components (100), involving the steps of: A) providing a substrate (1), B) epitaxially applying a sacrificial layer (2) having a layer thickness greater than 300 nm to the substrate (1), the sacrificial layer (2) comprising AlxGa(1-x)As, where 0 < x ≤ 1, C) epitaxially applying a semiconductor layer sequence (3) to the sacrificial layer (2), whereupon trenches (4) are produced which extend in the vertical direction through the semiconductor layer sequence (3) to the sacrificial layer (2) such that a plurality of regions (31) is formed in the semiconductor layer sequence (3), and D) performing wet thermal oxidation of the sacrificial layer (2) such that the substrate (1) can be non-destructively removed from the semiconductor layer sequence (3), the sacrificial layer (2) having at least three and optionally four sub-layers (21, 22, 23, 24) in the direction pointing away from the substrate (1), the first sub-layer (21) comprising InGaAlP, the second sub-layer (22) comprising GaAs, the third sub-layer (23) comprising AlxGa(1-x)As, where 0 < x ≤ 1, and the fourth sub-layer (24) comprising GaAs.
(FR) L’invention concerne un procédé pour la production d’une pluralité de composants optoélectroniques (100) comprenant les étapes : A) de fourniture d’un substrat (1), B) de dépôt épitaxial d’une couche sacrificielle (2) avec une épaisseur de couche supérieure à 300 nm sur le substrat (1), la couche sacrificielle (2) comprenant du AlxGa(1-x)As avec 0 < x ≤ 1, C) de dépôt épitaxial d’une suite de couches semi-conductrices (3) sur la couche sacrificielle (2), des tranchées (4) étant ensuite créées qui s’étendent en direction verticale à travers la suite de couches semi-conductrices (3) jusqu’à la couche sacrificielle (2), de façon à créer une pluralité de zones (31) de la suite de couches semi-conductrices (3), et D) d’oxydation thermique humide de la couche sacrificielle (2), de sorte que le substrat (1) puisse être retiré de manière non destructive de la suite de couches semi-conductrices (3), la couche sacrificielle (2) comprenant dans la direction s’éloignant du substrat (1), au moins trois et le cas échéant quatre couches partielles (21, 22, 23, 4), la première couche partielle (21) comprenant InGaAlP, la deuxième couche partielle (22) GaAs, la troisième couche partielle (23) AlxGa(1-x)As avec 0 < x ≤ 1 et la quatrième couche partielle (2) GaAs.
(DE) Die Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen (100) mit den Schritten : A) Bereitstellen eines Substrats (1), B) epitaktisches Aufbringen einer Opferschicht (2) mit einer Schichtdicke von größer als 300 nm auf das Substrats (1), wobei die Opferschicht (2) AlxGa(1-x)As mit 0 < x ≤ 1 aufweist, C) epitaktisches Aufbringen einer Halbleiterschichtenfolge (3) auf die Opferschicht (2), wobei anschließend Gräben (4) erzeugt werden, die sich in vertikaler Richtung durch die Halbleiterschichtenfolge (3) bis zur Opferschicht (2) erstrecken, so dass eine Vielzahl von Bereiche (31) der Halbleiterschichtenfolge (3) erzeugt werden, und D) feuchtthermische Oxidation der Opferschicht (2), so dass das Substrat (1) von der Halbleiterschichtenfolge (3) zerstörungsfrei entfernt werden kann, wobei die Opferschicht (2) in Richtung weg von dem Substrat (1) mindestens drei und gegebenenfalls vier Teilschichten (21, 22, 23, 24) aufweist, wobei die erste Teilschicht (21) InGaAlP, die zweite Teilschicht (22) GaAs, die dritte Teilschicht (23) AlxGa(1-x)As mit 0 < x ≤ 1 und die vierte Teilschicht (24) GaAs umfasst.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)