Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018143196) SEMICONDUCTOR-DEVICE MANUFACTURING METHOD AND MANUFACTURING DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/143196 Internationale Anmeldenummer PCT/JP2018/002968
Veröffentlichungsdatum: 09.08.2018 Internationales Anmeldedatum: 30.01.2018
IPC:
H01L 21/60 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
50
Zusammenbau von Halbleiterbauelementen unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in einer der Untergruppen H01L21/06-H01L21/326180
60
Anbringen von Anschlussleitungen oder anderen leitenden Teilen, die zur Stromleitung zu oder von einem in Betrieb befindlichen Bauelement dienen
Anmelder:
株式会社新川 SHINKAWA LTD. [JP/JP]; 東京都武蔵村山市伊奈平2丁目51番地の1 51-1, Inadaira, 2-chome, Musashimurayama-shi, Tokyo 2088585, JP
国立大学法人東北大学 TOHOKU UNIVERSITY [JP/JP]; 宮城県仙台市青葉区片平二丁目1番1号 2-1-1, Katahira, Aoba-ku, Sendai-shi, Miyagi 9808577, JP
Erfinder:
中村 智宣 NAKAMURA Tomonori; JP
島津 武仁 SHIMATSU Takehito; JP
魚本 幸 UOMOTO Miyuki; JP
Vertreter:
特許業務法人YKI国際特許事務所 YKI PATENT ATTORNEYS; 東京都武蔵野市吉祥寺本町一丁目34番12号 1-34-12, Kichijoji-Honcho, Musashino-shi, Tokyo 1800004, JP
Prioritätsdaten:
2017-01574531.01.2017JP
Titel (EN) SEMICONDUCTOR-DEVICE MANUFACTURING METHOD AND MANUFACTURING DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMICONDUCTEUR ET DISPOSITIF DE FABRICATION
(JA) 半導体装置の製造方法および製造装置
Zusammenfassung:
(EN) Provided is a bonding method for directly bonding an electrode part of a chip component to a bonding part provided on a substrate that is a bonding target, the method comprising: a step (S10) for placing the substrate on a stage inside a liquid vessel; a step (S14) for injecting liquid into the liquid vessel; and a step (S22) for bonding the electrode part of the chip component to the bonding part (electrode part) of the bonding target by superimposing the chip component held by a bonding head in the liquid stored in the liquid vessel over the bonding target and then applying pressure thereto.
(FR) L'invention concerne un procédé de liaison pour lier directement une partie d'électrode d'un composant de puce à une partie de liaison disposée sur un substrat qui est une cible de liaison, le procédé comprenant : une étape (S10) consistant à placer le substrat sur un étage à l'intérieur d'un récipient de liquide; une étape (S14)) pour injecter un liquide dans le récipient de liquide; et une étape (S22) pour lier la partie d'électrode du composant de puce à la partie de liaison (partie d'électrode) de la cible de liaison en superposant le composant de puce maintenu par une tête de liaison dans le liquide stocké dans le récipient de liquide sur la cible de liaison puis en appliquant une pression à celui-ci.
(JA) チップ部品の電極部を、接合対象物である基板に設けられた被接合部に直接接合するボンディング方法であって、前記基板を液槽内のステージに載置する工程(S10)と、前記液槽内に液体を注入する工程(S14)と、前記液槽に貯留された液中において、ボンディングヘッドで保持した前記チップ部品を、前記接合対象物に重ね合わせて加圧することにより、前記チップ部品の電極部を前記接合対象物の被接合部(電極部)に接合する工程(S22)と、を備える。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)