Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018134132) VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERBAUTEILS UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/134132 Internationale Anmeldenummer PCT/EP2018/050752
Veröffentlichungsdatum: 26.07.2018 Internationales Anmeldedatum: 12.01.2018
IPC:
H01L 25/075 (2006.01) ,H01L 33/00 (2010.01) ,H01L 33/62 (2010.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
075
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L33/87
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
48
charakterisiert durch das Gehäuse
62
Anordnungen für die Zu- oder Ableitung von elektrischem Strom zu bzw. von den Halbleiterkörpern, z.B. Leiterrahmen, Bonddrähte oder Lotkugeln
Anmelder:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder:
PLÖSSL, Andreas; DE
HERRMANN, Siegfried; DE
BEHRINGER, Martin Rudolf; DE
SINGER, Frank; DE
SCHWARZ, Thomas; DE
PFEUFFER, Alexander F.; DE
Vertreter:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Prioritätsdaten:
10 2017 100 812.817.01.2017DE
Titel (EN) METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT, AND OPTOELECTRONIC SEMICONDUCTOR COMPONENT
(FR) PROCÉDÉ POUR PRODUIRE UN DISPOSITIF À SEMI-CONDUCTEUR OPTOÉLECTRONIQUE ET DISPOSITIF À SEMI-CONDUCTEUR OPTOÉLECTRONIQUE
(DE) VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERBAUTEILS UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL
Zusammenfassung:
(EN) The method is configured for producing optoelectronic semiconductor chips and comprises the following steps: A) providing source substrates (21, 22, 23), wherein each of the source substrates (21, 22, 23) is equipped with a specific type of radiation-emitting semiconductor chips (41, 42, 43), B) providing a target substrate (3) having a mounting plane (30), C) producing pedestals (52, 53) on the target substrate (3) or on at least one of the source substrates (21, 22, 23), and D) transferring at least one portion of the semiconductor chips (41, 42, 43) from the source substrates (21, 22, 23) to the target substrate (3) by a wafer-to-wafer process, such that the semiconductor chips (41, 42, 43) transferred to the target substrate (3) within a type maintain their relative position with respect to one another and each type of semiconductor chips (41, 42, 43) on the target substrate (3) has a different height (H1, H2, H3) above the mounting plane (30) on account of the pedestals (52, 53).
(FR) L'invention concerne un procédé conçu pour la production de puces à semi-conducteur optoélectroniques, qui comprend les étapes de : A) utilisation de substrats source (21, 22, 23), chaque substrat source (21,22,23) étant muni d'un certain type de puce à semi-conducteur (41, 42, 43) émettant un certain type de rayonnement, B) utilisation d'un substrat cible (3) présentant un plan de montage (30), C) production de socles (52, 53) sur le substrat cible (3) ou sur au moins un des substrats sources (21, 22, 23) et D) transfert d'au moins une partie des puces à semi-conducteur (41, 42, 43), par un procédé substrat sur substrat, des substrats source (21, 22, 23) au substrat cible (3), de telle sorte que les puces à semi-conducteur (41, 42, 43) transférées au substrat cible (3), au sein d'un même type, maintiennent leur position relative les unes par rapport aux autres et que chaque type de puce à semi-conducteur (41, 42, 43) sur le substrat cible (3) présente, en raison des socles (52, 53), une hauteur différente (H1, H2, H3) par rapport au plan de montage (30).
(DE) Das Verfahren ist zur Herstellung von optoelektronischen Halbleiterchips eingerichtet und umfasst die Schritte: A) Bereitstellen von Quellsubstraten (21, 22, 23), wobei jedes der Quellsubstrate (21, 22, 23) mit einer bestimmten Art von Strahlung emittierenden Halbleiterchips (41,42, 43) bestückt ist, B) Bereitstellen eines Zielsubstrats (3) mit einer Montageebene (30), C) Erzeugen von Podesten (52, 53) an dem Zielsubstrat (3) oder an zumindest einem der Quellsubstrate (21, 22, 23), und D) Übertragen mindestens eines Teils der Halbleiterchips (41, 42, 43) mit einem Scheibe-zu-Scheibe-Prozess von den Quellsubstraten (21, 22, 23) auf das Zielsubstrat (3), sodass die auf das Zielsubstrat (3) übertragenen Halbleiterchips (41, 42, 43) innerhalb einer Art ihre relative Position zueinander beibehalten undjede Art von Halbleiterchips (41, 42, 43) auf dem Zielsubstrat (3) aufgrund der Podeste (52, 53) eine andere Höhe (H1, H2, H3) über der Montageebene (30) aufweist.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)