Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018134023) REDUNDANTE PROZESSORARCHITEKTUR
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/134023 Internationale Anmeldenummer PCT/EP2017/083986
Veröffentlichungsdatum: 26.07.2018 Internationales Anmeldedatum: 21.12.2017
IPC:
G06F 11/16 (2006.01) ,G06F 11/18 (2006.01)
G Physik
06
Datenverarbeitung; Rechnen; Zählen
F
Elektrische digitale Datenverarbeitung
11
Fehlererkennung; Fehlerkorrektur; Überwachung
07
Reaktion auf das Auftreten eines Fehlers, z.B. Fehlertoleranz
16
Fehlererkennung oder Fehlerkorrektur bei Daten durch Redundanz der Bauelemente
G Physik
06
Datenverarbeitung; Rechnen; Zählen
F
Elektrische digitale Datenverarbeitung
11
Fehlererkennung; Fehlerkorrektur; Überwachung
07
Reaktion auf das Auftreten eines Fehlers, z.B. Fehlertoleranz
16
Fehlererkennung oder Fehlerkorrektur bei Daten durch Redundanz der Bauelemente
18
mit passiver Fehlerbeseitigung durch redundante Schaltungen, z.B. durch Vierfach- oder Mehrheitsentscheidungsschaltungen
Anmelder:
ZF FRIEDRICHSHAFEN AG [DE/DE]; Löwentaler Straße 20 88046 Friedrichshafen, DE
Erfinder:
SARI, Bülent; DE
Prioritätsdaten:
10 2017 201 032.023.01.2017DE
Titel (EN) REDUNDANT PROCESSOR ARCHITECTURE
(FR) ARCHITECTURE REDONDANTE DE PROCESSEUR
(DE) REDUNDANTE PROZESSORARCHITEKTUR
Zusammenfassung:
(EN) The invention relates to an assembly (101) with a first processor (103) and a second processor (103); wherein the first processor (103) has a first core (107), a second core (109), and a control entity (113); the second processor (105) has a first core (115); and the first core (107) and the second core (109) of the first processor (103) and the first core (115) of the second processor (105) are designed to carry out a first procedure. The control entity (113) of the first processor (103) is designed to carry out the following steps: comparing the result of carrying out the first procedure on the first core (107) of the first processor (103) with the result of carrying out the first procedure on the second core (109) of the first processor (103); and comparing the result of carrying out the first procedure on the first core (107) of the first processor (103) and the result of carrying out the first procedure on the second core (109) of the first processor (103) with the result of carrying out the first procedure on the first core (115) of the second processor (105) if the results of carrying out the first procedure on the first core (107) and the second core (109) of the first processor (103) deviate from each other.
(FR) L'invention concerne un dispositif (101) comportant un premier processeur (103) et un deuxième processeur (103) ; le premier processeur (103) comprenant un premier noyau (107), un deuxième noyau (109) et un système de contrôle (113) ; le deuxième processeur (105) comprenant un premier noyau (115) ; et le premier noyau (107) et le deuxième noyau (109) du premier processeur (103) et le premier noyau (115) du deuxième processeur (105) étant conçus pour exécuter une première procédure. Le système de contrôle (113) du premier processeur (103) est conçu pour effectuer les étapes consistant à : comparer un résultat de l'exécution de la première procédure sur le premier noyau (107) du premier processeur (103) avec le résultat de l'exécution de la première procédure sur le deuxième noyau (109) du premier processeur (103) ; et à comparer le résultat de l'exécution de la première procédure sur le premier noyau (107) du premier processeur (103) et le résultat de l'exécution de la première procédure sur le deuxième noyau (109) du premier processeur (103) respectivement avec un résultat d'exécution de la première procédure sur le premier noyau (115) du deuxième processeur (105) lorsque les résultats de l'exécution de la première procédure sur le premier noyau (107) et sur le deuxième noyau (109) du premier processeur (103) diffèrent les uns des autres.
(DE) Die Erfindung betrifft eine Anordnung (101) mit einem ersten Prozessor (103) und einem zweiten Prozessor (103); wobei der erste Prozessor (103) einen ersten Kern (107), einen zweiten Kern (109) und eine Kontrollinstanz (113) aufweist; wobei der zweite Prozessor (105) einen ersten Kern (115) aufweist; und wobei der erste Kern (107) und der zweite Kern (109) des ersten Prozessors (103) sowie der erste Kern (115) des zweiten Prozessors (105) ausgebildet sind, eine erste Prozedur auszuführen. Die Kontrollinstanz (113) des ersten Prozessors (103) ist ausgebildet, die folgenden Schritte auszuführen: Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103); und Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103) jeweils mit einem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (115) des zweiten Prozessors (105), wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)