Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018125159) SEMICONDUCTOR PACKAGE HAVING SINGULAR WIRE BOND ON BONDING PADS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2018/125159 Internationale Anmeldenummer PCT/US2016/069304
Veröffentlichungsdatum: 05.07.2018 Internationales Anmeldedatum: 29.12.2016
IPC:
H01L 25/065 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/498 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
065
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L27/87
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
28
Einkapselungen, z.B. Schutzschichten, Überzüge
31
gekennzeichnet durch die Anordnung
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
48
Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
488
bestehend aus gelöteten oder gebondeten Anordnungen
498
Leiter auf isolierenden Substraten
Anmelder:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Erfinder:
XU, Yi; US
Vertreter:
BRASK, Justin, K.; US
Prioritätsdaten:
Titel (EN) SEMICONDUCTOR PACKAGE HAVING SINGULAR WIRE BOND ON BONDING PADS
(FR) BOÎTIER DE SEMICONDUCTEUR AYANT UNE LIAISON FILAIRE SINGULIÈRE SUR DES PLOTS DE CONNEXION
Zusammenfassung:
(EN) Semiconductor packages including active die stacks, and methods of fabricating such semiconductor packages, are described. In an example, a semiconductor package includes an active die having a top surface covered by a molding compound, and a bonding pad attached to only one interconnect wire. A method of fabricating the semiconductor package includes bridging a pair of dies stacks by the interconnect wire, and dividing the interconnect wire to form separate wire segments attached to respective die stacks.
(FR) L'invention concerne des boîtiers de semiconducteur comprenant des empilements de puces actives, et des procédés de fabrication de tels boîtiers de semiconducteurs. Dans un exemple, un boîtier de semiconducteur comprend une puce active ayant une surface supérieure recouverte par un composé de moulage, et un plot de connexion fixé à un seul fil d'interconnexion. Un procédé de fabrication du boîtier de semiconducteur consiste à ponter une paire d'empilements de puces par le fil d'interconnexion, et à diviser le fil d'interconnexion pour former des segments de fil séparés fixés à des empilements de puces respectifs.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)