Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018066547) OXIDE SINTERED BODY AND SPUTTERING TARGET
Document

明 細 書

発明の名称 酸化物焼結体及びスパッタリングターゲット

技術分野

0001  

背景技術

0002   0003   0004   0005   0006  

先行技術文献

特許文献

0007  

発明の概要

0008   0009   0010   0011   0012   0013  

図面の簡単な説明

0014  

発明を実施するための形態

0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098  

実施例

0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124  

産業上の利用可能性

0125   0126  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

発明の名称 : 酸化物焼結体及びスパッタリングターゲット

技術分野

[0001]
 本発明は、酸化物焼結体、及びそれを用いて作製されたスパッタリングターゲットに関する。

背景技術

[0002]
 薄膜トランジスタ(TFT)に用いられるアモルファス(非晶質)酸化物半導体は、汎用のアモルファスシリコン(a-Si)に比べて高いキャリヤー移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。
[0003]
 上記酸化物半導体(膜)の形成に当たっては、スパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向(膜面内)における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。
[0004]
 特許文献1には、酸化アルミニウム、酸化サマリウムの化合物として、A 12で表されるガーネット化合物の製造方法が記載されている。
 中には、Sm Al Al 12化合物が例示されている。
[0005]
 特許文献2には、酸化インジウム、酸化イットリウム、及び酸化アルミニウム又は酸化ガリウムを含む原料を焼結して得られる、A 12型ガーネット構造の化合物を含有するスパッタリングターゲットが記載されている。このターゲットは、ガーネット構造を含むことにより、電気抵抗が小さくなり、スパッタリング中の異常放電も少なく、高移動度のTFT素子への適用に関する記載がある。
[0006]
 特許文献3には、酸化サマリウム、及び酸化アルミニウムを含む原料を焼結して得られる、SmAlO 3、NdAlO 型ぺロブスカイト構造の化合物を含有するα-Al セラミックス複合材料が記載されている。

先行技術文献

特許文献

[0007]
特許文献1 : 特開2008-7340号公報
特許文献2 : 国際公開2015/098060号公報
特許文献3 : 特開平9-67194号公報

発明の概要

[0008]
 しかし一方で、さらなる高性能なTFTへの要求が強くあり、高移動度で、CVD等での半導体特性の劣化が小さい材料への要望は大きい。
[0009]
 本発明の目的は、新規な酸化物焼結体及びスパッタリングターゲットを提供することである。
[0010]
 酸化インジウムをベースとするターゲット材に、ランタノイド系金属の様な原子半径の大きな元素を添加すると、酸化インジウムの格子定数が変化したり、焼結密度が上がらずターゲット材の強度が低下したり、大パワーでのスパッタリング中に熱応力によりマイクロクラックを発生したり、チッピングを起こし異常放電が発生したりする場合がある。これらの現象は得られる薄膜に欠陥を発生させTFT性能の劣化を引き起こす。
[0011]
 本発明者らは、上記問題点を解決するため、ターゲット材として用いることができるランタノイド系金属元素を含む、酸化インジウムをベースとする新たな物質を見出すべく鋭意探索を行い、ランタノイド系金属元素を含むペロブスカイト相及びIn で表されるビックスバイト相を含む新規な酸化物焼結体を見出した。そして、この酸化物焼結体を用いたスパッタリングターゲットは焼結密度が高い、バルク抵抗が低い、ターゲットの反りが少ない、ボンディング率が高い等のターゲット材として有利な特性を有することを見出した。これらのターゲット特性により、大パワーでのスパッタリングでも異常放電が生じ難く安定したスパッタリングが可能となる。また、このスパッタリングターゲットをスパッタして得られる薄膜は、TFTに用いたときに優れたTFT性能(耐CVD性)を発揮することを見出し、本発明を完成させた。
[0012]
 本発明によれば、以下の酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法及び電子機器の製造方法が提供される。
1.ペロブスカイト相及びIn で表されるビックスバイト相を含む酸化物焼結体。
2.前記ペロブスカイト相が、下記一般式(I)で表される化合物である、1に記載の酸化物焼結体。
  LnAlO      (I)
(式中、Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素を表す。)
3.前記Lnが、Sm及びNdのいずれか一方又は両方である、1又は2のいずれかに記載の酸化物焼結体。
4.前記酸化物焼結体中のIn、Al及びLnの原子比が、下記の範囲である2又は3に記載の酸化物焼結体。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
5.1~4のいずれかに記載の酸化物焼結体を用いて作製されたスパッタリングターゲット。
6.5に記載のスパッタリングターゲットを用いて製膜することを特徴とする酸化物半導体薄膜の製造方法。
7.5に記載のスパッタリングターゲットを用いて酸化物半導体薄膜を製膜する工程を含むことを特徴とする薄膜トランジスタの製造方法。
8.5に記載のスパッタリングターゲットを用いて酸化物半導体薄膜を製膜する工程、
 前記酸化物半導体薄膜を含む薄膜トランジスタを製造する工程、及び
 前記薄膜トランジスタを電子機器に搭載する工程
を含むことを特徴とする電子機器の製造方法。
9.In、Al及びLnを含み、
 前記Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素であり、
 前記In、前記Al及び前記Lnの原子比が、下記の範囲である、酸化物半導体薄膜。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
10.9に記載の酸化物半導体薄膜を含む薄膜トランジスタ。
11.9に記載の薄膜トランジスタを含む電子機器。
[0013]
 本発明によれば、新規な酸化物焼結体及びスパッタリングターゲットが提供できる。

図面の簡単な説明

[0014]
[図1] 図1(A)は、本発明のTFTを含む表示装置の上面図であり、図1(B)は、表示装置の画素部に、本発明のTFTを含む液晶素子を適用する場合に用いることができる画素部の回路の図であり、図1(C)は、表示装置の画素部に、本発明のTFTを含む有機EL素子を適用する場合に用いることができる画素部の回路の図である。
[図2] CMOSイメージセンサーの回路構成の一例を示す。
[図3] 実施例1の酸化物焼結体のX線回折パターンである。
[図4] 実施例2の酸化物焼結体のX線回折パターンである。
[図5] 実施例3の酸化物焼結体のX線回折パターンである。
[図6] 実施例4の酸化物焼結体のX線回折パターンである。
[図7] 実施例5の酸化物焼結体のX線回折パターンである。
[図8] 実施例7の酸化物焼結体のX線回折パターンである。
[図9] 実施例8の酸化物焼結体のX線回折パターンである。
[図10] 実施例9の酸化物焼結体のX線回折パターンである。
[図11] 実施例10の酸化物焼結体のX線回折パターンである。
[図12] 実施例11の酸化物焼結体のX線回折パターンである。
[図13] 実施例12の酸化物焼結体のX線回折パターンである。

発明を実施するための形態

[0015]
 本発明の一実施形態の酸化物焼結体(以下、本発明の焼結体という)は、ペロブスカイト相及びIn で表されるビックスバイト相を含むことを特徴とする。
[0016]
 本発明の焼結体中のペロブスカイト相及びIn で表されるビックスバイト相は、例えば、X線回折(XRD)法により、XRDチャートから検出することができる。
[0017]
 本発明の焼結体における、前記ペロブスカイト相は、下記一般式(I)で表される化合物であることが好ましい。
  LnAlO      (I)
(式中、Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素を表す。)
 Lnは、Sm及びNdのいずれか一方又は両方であることが特に好ましい。
[0018]
 前記一般式(I)で表される化合物は、ペロブスカイト型構造を有しており、これを含むことで高密度の焼結体となり得る。
[0019]
 一般式(I)で表されるペロブスカイト化合物は、単結晶構造でも多結晶構造でもよい。
[0020]
 本発明の焼結体は、前記一般式(I)で表されるペロブスカイト相、及び、In で表されるビックスバイト相を含むことにより、焼結密度(相対密度)及び体積抵抗率(バルク抵抗)を向上させることができる。また、膨張係数を小さく、熱伝導度を大きくすることができる。また、雰囲気焼成炉を用いて酸素雰囲気下という特殊な条件下や、大気下等で行うような簡便な方法で焼成した場合でも、体積抵抗率も低く焼結密度も高い焼結体とすることができる。上記特性を有する本発明の焼結体は、ターゲット材として好ましい。
[0021]
 本発明の焼結体をターゲット材として用いることにより、応力の発生を抑え、ターゲットの強度や熱伝導度を高め、線膨張係数を抑え、ターゲットのマイクロクラックやチッピングの発生を抑制し、ノジュールや異常放電の発生を抑制することができ、大パワーでのスパッタリングが可能なスパッタリングターゲットを得ることができる。
 加えて、本発明の焼結体をターゲット材として用いることにより、高移動度で、化学気相成長(CVD)等での半導体特性の劣化が小さい、高性能のTFTを得ることができる。
[0022]
 本発明の一実施形態に係るスパッタリングターゲット(以下、本発明のターゲットという)は、上記本発明の焼結体を用いて作製されることを特徴とする。
 本発明のターゲットは、上記本発明の焼結体を研削加工してターゲット材とし、これを銅板等の金属サポート(以下、バッキングプレート、又は、ターゲット支持体ともいう)に金属インジウム等で貼り合わせて製造される。
 本発明の酸化物焼結体及び本発明のターゲットの製造方法は後述する。
[0023]
 本発明のターゲットに用いる焼結体におけるIn、Al及びLnの原子比は、下記の範囲であることが好ましい。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
 より好ましくは、下記の範囲である。
    In/(In+Al+Ln)が0.70以上0.96以下
    Al/(In+Al+Ln)が0.02以上0.15以下
    Ln/(In+Al+Ln)が0.02以上0.15以下
[0024]
 In/(In+Al+Ln)が0.64未満の場合、形成する酸化物半導体薄膜を含むTFTの移動動が小さくなるおそれがある。0.98超の場合、TFTの安定性が得られないおそれや、導電化して半導体になりにくいおそれがある。
[0025]
 Al/(In+Al+Ln)が、0.01未満の場合、一般式(I)で表されるペロブスカイト相が形成されず、TFTの安定性が得られないおそれや、導電化して半導体になりにくいおそれがあったり、安定したスパッタリングができなくなるおそれがある。一方、0.18超の場合、形成する酸化物半導体薄膜を含むTFTの移動動が小さくなるおそれがある。
[0026]
 Ln/(In+Al+Ln)が、0.01未満の場合、一般式(I)で表されるペロブスカイト相が形成されず、TFTの安定性が得られないおそれや、導電化して半導体になりにくいおそれがあったり、安定したスパッタリングができなくなるおそれがある。一方、0.18超の場合、形成する酸化物半導体薄膜を含むTFTの移動動が小さくなるおそれがある。
[0027]
 本発明の焼結体は、さらに、正四価の金属元素を含んでもよい。
 これにより、より安定的にスパッタリングを行うことができる。
[0028]
 正四価の金属元素としては、Sn、Ti、Zr、Hf、Ce、Ge等が挙げられる。本発明の焼結体は、これらのうち一種又は二種以上を含むことができる。
 Snが好ましい。Snのドーピング効果によりバルク抵抗が低下し、より安定的にスパッタリングを行うことができる。
[0029]
 正四価の金属元素は、In で表されるビックスバイト相又は一般式(I)で表されるペロブスカイト相に固溶していることが好ましく、In で表されるビックスバイト相に固溶していることがより好ましい。固溶は、置換型固溶が好ましい。
 これにより、より安定的にスパッタリングを行うことができる。
 また、Ln及びAlはIn で表されるビックスバイト相に固溶してもよい。
[0030]
 正四価の金属元素、Ln及びAlの固溶については、例えばXRD測定の格子定数から同定することができる。
[0031]
 正四価の金属元素の含有量は、本発明の酸化物焼結体中の全金属元素に対して、原子濃度で100ppm以上10000ppm以下が好ましく、より好ましくは500ppm以上8000ppm以下であり、さらに好ましくは800ppm以上6000ppm以下である。
 100ppm未満の場合、バルク抵抗が上昇するおそれがある。一方、10000ppm超の場合、形成する酸化物半導体薄膜を含むTFTが導通するおそれや、オン/オフ値が小さくなるおそれがある。
[0032]
 本発明の焼結体における、In で表されるビックスバイト相の存在比率は、1~99wt%であることが好ましく、10~98wt%であることがより好ましい。In で表されるビックスバイト相の存在比率が上記範囲であれば、ペロブスカイト相がIn 結晶中に分散しており、希土類元素をドーピングする等により、ターゲット素材以外の蛍光材料等への応用も考えられる。
 In で表されるビックスバイト相の存在比率は、実施例に記載の方法により測定することができる。
[0033]
 本発明の焼結体においては、In で表されるビックスバイト相が主成分であることが好ましい。ビックスバイト構造以外の結晶構造が主成分として析出すると、移動度の低下を招くおそれがある。「In で表されるビックスバイト相が主成分である」とは、In で表されるビックスバイト相の存在比率が50wt%超であることを意味し、好ましくは70wt%以上、より好ましくは80wt%以上、さらに好ましくは85wt%以上である。
[0034]
 本発明の焼結体においては、焼結密度が6.5~7.1g/cm の範囲内であることが好ましく、6.6~7.1g/cm の範囲内であることがより好ましい。焼結密度が6.5~7.1g/cm の範囲内であれば、ターゲットとして用いた際に、異常放電の原因やノジュール発生の起点となる空隙を減少させることができる。
 焼結密度は、例えば、アルキメデス法で測定することができる。
[0035]
 本発明の焼結体においては、バルク抵抗が、好ましくは50mΩ・cm以下であり、より好ましくは30mΩ・cm以下であり、さらに好ましくは20mΩ・cm以下である。下限値に、特に制限はないが、通常1mΩ・cm以上、又は5mΩ・cm以上である。
 50mΩ・cm以下の場合、大パワーでのDCスパッタ成膜時に、ターゲットの帯電による異常放電が発生しにくく、また、プラズマ状態が安定し、スパークが発生しにくくなる。また、パルスDCスパッタ装置やRFスパッタ装置、RF+DCスパッタ装置を用いる場合、さらにプラズマが安定し、異常放電等の問題もなく、安定してスパッタできるようになる。
 バルク抵抗は、例えば、四探針法に基づき測定することができる。具体的には公知の抵抗率計を使用して四探針法(JIS R 1637)に基づき測定できる。測定箇所は5箇所程度であり、平均値をバルク抵抗値とするのが好ましい。
 測定箇所は、酸化物焼結体の平面形状が四角形の場合には、中心及び四隅と中心の中間点の4点の計5箇所とするのが好ましい。
 なお、酸化物焼結体の平面形状が円形の場合は、円に内接する正方形の中心及び正方形の四隅と中心の中間点の4点の計5箇所とするのが好ましい。
[0036]
 本発明の焼結体においては、3点曲げ強度が、120MPa以上であることが好ましく、140MPa以上がより好ましく、150MPa以上がさらに好ましい。
 120MPa未満の場合、大パワーでスパッタ成膜した際に、ターゲットの強度が弱く、ターゲットが割れたり、チッピングを起こして、チッピングした破片がターゲット上に飛散し、異常放電の原因となるおそれがある。
[0037]
 3点曲げ強度は、例えばJIS R 1601「ファインセラミックスの室温曲げ強さ試験」に準じて、試験することができる。
 具体的には、幅4mm、厚さ3mm、長さ40mmの標準試験片を用いて、一定距離(30mm)に配置された2支点上に試験片を置き、支点間の中央からクロスヘッド速度0.5mm/分の荷重を加え、試験片が破壊した時の最大荷重より、曲げ強さを算出することができる。
[0038]
 本発明の焼結体においては、線膨張係数が8.0×10 -6-1以下であることが好ましく、7.5×10 -6-1以下がより好ましく、7.0×10 -6-1以下がさらに好ましい。下限値に、特に制限はないが、通常5.0×10 -6-1以上である。
 8.0×10 -6-1を超える場合、大パワーでスパッタリング中に加熱され、ターゲットが膨張し、ボンディングされている銅版との間で変形が起こり、応力によりターゲットにマイクロクラックが入ったり、割れやチッピングにより、異常放電の原因となるおそれがある。
 線膨張係数は、例えば幅5mm、厚さ5mm、長さ10mmの標準試験片を用いて、昇温速度を5℃/分にセットし、300℃に到達した時の熱膨張による変位を、位置検出機で検出することにより求めることができる。
[0039]
 本発明の焼結体においては、熱伝導率が5.0W/m・K以上であることが好ましく、5.5W/m・K以上がより好ましく、6.0W/m・K以上がさらに好ましく、6.5W/m・K以上が最も好ましい。
 上限値は、特に制限はないが、通常10W/m・K以下である。
 5.0W/m・K未満の場合、大パワーでスパッタリング成膜した際に、スパッタ面とボンディングされた面の温度が異なり、内部応力によりターゲットにマイクロクラックや割れ、チッピングが発生するおそれがある。
 熱伝導率は、例えば直径10mm、厚さ1mmの標準試験片を用いて、レーザーフラッシュ法により比熱容量と熱拡散率を求め、これに試験片の密度を乗算することにより算出できる。
[0040]
 本発明の焼結体の金属元素は、本質的に、In、Al、Ln、及び任意に、正四価の金属元素からなっており、本発明の効果を損なわない範囲で他に不可避不純物を含んでもよい。
 本発明の焼結体の金属元素の、例えば、90原子%以上、95原子%以上、98原子%以上、99原子%以上又は100原子%が、In、Al及びLn、又はIn、Al、Ln及び正四価の金属元素からなっていてもよい。
[0041]
 本発明の焼結体は、Inを含む原料粉末、Alを含む原料粉末、及びLnを含む原料粉末の混合粉末を調製する工程、混合粉末を成形して成形体を製造する工程、及び成形体を焼成する工程により、製造できる。
 混合粉末は、正四価の金属元素を含む原料粉末を含んでもよい。
 原料粉末は、酸化物粉末が好ましい。
[0042]
 原料粉末の混合比は、例えば得ようとする焼結体の原子比に対応させる。
[0043]
 原料粉末の平均粒径は、好ましくは0.1~1.2μmであり、より好ましくは0.5~1.0μm以下である。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
[0044]
 原料の混合、成形方法は特に限定されず、公知の方法を用いて行うことができる。また、混合する際にはバインダーを添加してもよい。
 原料の混合は、例えば、ボールミル、ビーズミル、ジェットミル又は超音波装置等の公知の装置を用いて行うことができる。混合時間は、適宜調整すればよいが、6~100時間程度が好ましい。
[0045]
 成形方法は、例えば、混合粉末を加圧成形して成形体とすることができる。この工程により、製品の形状(例えば、スパッタリングターゲットとして好適な形状)に成形することができる。
[0046]
 混合粉末原料を成形型に充填し、通常、金型プレス又は冷間静水圧プレス(CIP)により、例えば1000kg/cm 以上の圧力で成形を施して、成形体を得ることができる。
 尚、成形処理に際しては、ポリビニルアルコールやポリエチレングリコール、メチルセルロース、ポリワックス、オレイン酸、ステアリン酸等の成形助剤を用いてもよい。
[0047]
 得られた成形体を、例えば1200~1650℃の焼結温度で10時間以上焼結して焼結体を得ることができる。
 焼結温度は、好ましくは1350~1600℃、より好ましくは1400~1600℃、さらに好ましくは1450~1600℃である。焼結時間は好ましくは10~50時間、より好ましくは12~40時間、さらに好ましくは13~30時間である。
[0048]
 焼結温度が1200℃未満又は焼結時間が10時間未満であると、焼結が十分進行しないため、ターゲットの電気抵抗が十分下がらず、異常放電の原因となるおそれがある。一方、焼成温度が1650℃を超えるか、又は、焼成時間が50時間を超えると、著しい結晶粒成長により平均結晶粒径の増大や、粗大空孔の発生を来たし、焼結体強度の低下や異常放電の原因となるおそれがある。
[0049]
 常圧焼結法では、通常、成形体を大気雰囲気、又は酸素ガス雰囲気にて焼結する。酸素ガス雰囲気は、酸素濃度が、例えば10~50体積%の雰囲気であることが好ましい。昇温過程を大気雰囲気下ですることで、焼結体密度を高くすることができる。
[0050]
 さらに、焼結に際しての昇温速度は、800℃から焼結温度(1200~1650℃)までを50~150℃/時間とすることが好ましい。
 本発明の焼結体において800℃から上の温度範囲は、焼結が最も進行する範囲である。この温度範囲での昇温速度が50℃/時間より遅くなると、結晶粒成長が著しくなって、高密度化を達成することができないおそれがある。一方、昇温速度が150℃/時間より速くなると、成形体に温度分布が生じ、焼結体が反ったり割れたりするおそれがある。
 800℃から焼結温度における昇温速度は、好ましくは60~140℃/時間、より好ましくは70~130℃/時間である。
[0051]
 本発明のスパッタリングターゲットは、上述の本発明の焼結体を用いて作製することができる。これにより、酸化物半導体薄膜を、スパッタリング法等の真空プロセスで製造することができる。
[0052]
 スパッタリングターゲットは、例えば、焼結体を切削又は研磨加工し、バッキングプレートにボンディングすることにより作製することができる。
 例えば、切削加工することで、焼結体表面の、高酸化状態の焼結部や、凸凹した面を除くことができる。また、指定の大きさにすることができる。
 表面を#200番、もしくは#400番、さらには#800番の研磨を行ってもよい。これにより、スパッタリング中の異常放電やパーティクルの発生を抑えることができる。
[0053]
 スパッタリング時の冷却効率を保つ上でボンディング率は、90%以上とすることが好ましく、95%以上がより好ましく、99%以上がさらに好ましい。ここでいうボンディング率とは、ターゲット材とターゲット支持体との重なり合った面の面積に対して、ターゲット材とターゲット支持体材とが接合層を介して接合されている面の面積割合を示す。ボンディング率は、通常、超音波探傷装置等により測定することができる。
[0054]
 ターゲット材とターゲット支持体との接合方法について説明する。
 所定の形状に加工したターゲット材における、ターゲット支持体との接合面に対して、表面処理を行う。表面処理に使用される装置は、一般に市販されているブラスト装置を使用することができる。例えば、不二製作所製、商品名「ニューマブラスター・SGF-5-B」を挙げることができる。ブラスト法に用いられる粉末としては、ガラス、アルミナ、ジルコニア、SiC、等が使用できるが、これらはターゲット材の組成、硬度等に併せて適宜選択される。
[0055]
 得られた表面処理済みのターゲット材表面を、必要に応じて洗浄した後、接合面に金属インジウム半田等の接合材料を塗布する。同じく必要に応じて洗浄処理を施したバッキングプレートの接合面に、金属インジウム半田等の接合材料を塗布する。この際に、ターゲット材が直接接合材料に溶着しない材料で構成されている場合には、予めターゲット材の接合面に接合材料との濡れ性に優れた銅、ニッケル等の薄膜層を、スパッタリング法、メッキ法等により形成した後、このターゲット材を使用する接合材料の融点以上に加熱して接合材料を塗布するか、あるいは超音波を用いてターゲット材の接合面に直接接合材料を塗布してもよい。
[0056]
 次に、接合材料を塗布したターゲット支持体を、使用された接合材料の融点以上に加熱して表面の接合材料層を融解させた後、上述の粉末をその表面に配置し、ターゲット材とバッキングプレートを接合した後、室温まで冷却してターゲットを得ることができる。
[0057]
 本発明のスパッタリングターゲットは、直流(DC)スパッタリング法、高周波(RF)スパッタリング法、交流(AC)スパッタリング法、パルスDCスパッタリング法等に適用することができる。
[0058]
 上記本発明のスパッタリングターゲットを用いて製膜することにより、酸化物半導体薄膜を得ることができる。これにより、TFTに用いたときに優れたTFT性能が発揮される薄膜を形成できる。
[0059]
 製膜は、蒸着法、スパッタリング法、イオンプレーティング法、パルスレーザー蒸着法等により行うことができる。
 スパッタリングは、O 、H O、等の酸素原子含有ガス(酸化性ガス)を導入した酸化性アルゴン雰囲気下で行うとよい。スパッタリングを酸化性雰囲気下で行うことにより得られる半導体特性及び光安定性に必要な光透過性の阻害要因となる不純物の生成を抑制することができる。
 上記酸化性ガスの濃度は、所望する膜の半導体特性、特にキャリヤー濃度により適宜調整するとよい。この調整は、例えば基板温度、スパッタリング圧力等により行うこともできる。
[0060]
 スパッタリングガスとしては、ガスの組成を制御しやすい観点から、好ましくはAr-O 系ガス又はAr-H O系ガスを用い、より好ましくは制御性が特に優れるAr-O 系ガスである。
 Ar-O 系ガスを用いることにより、光安定性に優れた半導体特性を有する半導体膜が得られる。O 濃度は、好ましくは0.2~50体積%である。
 O 濃度が0.2体積%未満の場合、得られる膜が黄色く着色し、光安定性が劣るおそれがある。一方、O 濃度が50体積%超の場合、スパッタリング時の薄膜の堆積速度が遅くなるため生産コストが高くなるおそれがある。
 また、O 濃度を10体積%程度にした場合に、得られた膜が熱処理によりキャリヤー濃度が10 15~10 18cm -3台となり、優れた半導体膜として使用可能である。
[0061]
 スパッタリング装置内の成膜前の圧力(チャンバ内の圧力は)は、好ましくは10 -6~10 -3Paである。
 チャンバ内の圧力が10 -3Pa超の場合、真空中に残った残留水分の影響を受けるので、抵抗制御がしにくくなるおそれがある。一方、チャンバ内の圧力が10 -6Pa未満の場合、真空引きに時間を要するため、生産性が悪くなるおそれがある。
[0062]
 スパッタリング時の電流密度(投入電力をターゲット面の面積で割った値)は、好ましくは1~10W/cm である。
 電流密度が1W/cm 未満の場合、放電が安定しないおそれがある。一方、電流密度が10W/cm 超の場合、ターゲットが発生した熱で割れるおそれがある。
[0063]
 スパッタリング中の圧力は、好ましくは0.01~20Paである。
 スパッタリング圧力が0.01Pa未満の場合、放電が安定しないおそれがある。一方、スパッタリング圧力が20Pa超の場合、スパッタ放電が安定しないおそれがあるうえ、スパッタリングガス自身が導電膜中に取り込まれ、膜の特性を下げるおそれがある。好ましくは、0.05~5Pa、より好ましくは、0.1~1Paである。
[0064]
 本発明の酸化物半導体薄膜を成膜する基体としては、ガラス、セラミックス、プラスチックス、金属等が挙げられる。
 成膜中の基体温度は特に制限されないが、非晶質膜を得られやすい観点から、好ましくは300℃以下である。基体温度は、特に意図的な加熱をしない場合、即ち室温程度でもよい。非晶質薄膜のまま半導体素子として使用することもできるが、成膜直後は、非晶質膜として成膜し、パターン二ングにより島状の半導体部分を形成した後、熱処理により結晶化させた後に、ソース・ドレイン電極などを接続し、薄膜半導体素子とすることもできる。
[0065]
 成膜後、スパッタリング中に導入した酸素は膜中に固定されていないため、基体を後加熱(熱処理)するとよい。この熱処理は、好ましく大気中、窒素中又は真空中で150~400℃で行い、好ましくは200℃~350℃で行う。200℃~350℃で熱処理を行うことにより、結晶化させることにより半導体膜の劣化を防ぎ、半導体膜のキャリヤー濃度の変化を抑えたり、光安定に優れるバンドギャップが広がり光透過率の向上が可能となる。結晶化したか否かは、XRD測定において、ピークが観察されるかで判断される。
 熱処理が150℃未満の場合、薄膜中の酸素が徐々に排出され半導体膜の劣化がおきるおそれがある。一方、熱処理が350℃超の場合、半導体膜のキャリヤー濃度が低くなるおそれがある。
[0066]
 本発明の一実施形態の酸化物半導体薄膜(以下、本発明の酸化物半導体薄膜という)は、上記本発明のスパッタリングターゲットにより製造されたものである。
 本発明の酸化物半導体薄膜は、In、Al及びLnを含み、前記Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素であり、前記In、前記Al及び前記Lnの原子比が、下記の範囲であることを特徴とする。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
[0067]
 本発明の酸化物半導体薄膜におけるIn、Al及びLnの原子比は、下記の範囲であることが好ましい。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
 より好ましくは、下記の範囲である。
    In/(In+Al+Ln)が0.70以上0.96以下
    Al/(In+Al+Ln)が0.02以上0.15以下
    Ln/(In+Al+Ln)が0.02以上0.15以下
 上記酸化物半導体薄膜の原子比における上下限の具体的な根拠は、本発明の酸化物焼結体の原子比における上下限の具体的な根拠と同じである。
[0068]
 酸化物半導体薄膜中の各金属元素の含有量(原子比)は、ICP(Inductive Coupled Plasma)測定又はXRF(X-ray Fluorescence)測定により、各元素の存在量を測定することで求めることができる。ICP測定は誘導プラズマ発光分析装置を用いることができる。XRF測定は薄膜蛍光X線分析装置(AZX400、リガク社製)を用いることができる。
[0069]
 また、セクタ型ダイナミック二次イオン質量分析計SIMS分析を用いても誘導プラズマ発光分析と同等の精度で酸化物半導体薄膜中の各金属元素の含有量(原子比)を分析できる。誘導プラズマ発光分析装置又は薄膜蛍光X線分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をTFT素子と同様の材料をチャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計SIMS(IMS 7f-Auto、AMETEK社製)により酸化物半導体層の分析に行い各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製する。次に、実TFT素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計SIMS分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出すると、算出された原子比は、別途、薄膜蛍光X線分析装置又は誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の2原子%以内であることが確認できる。
[0070]
 本発明の一実施形態に係る薄膜トランジスタ(TFT)(以下、本発明のTFTという)は、上述の酸化物半導体薄膜を含む。酸化物半導体薄膜は、例えばチャネル層として好適に使用できる。
[0071]
 本発明のTFTは、以下の特性を有することが好ましい。
 TFTの飽和移動度は1.0cm /V・s以上、50.0cm /V・s以下が好ましい。TFTの飽和移動度を1.0cm /V・s以上とすることにより、CMOSイメージセンサーの転送トランジスタやキャンセルトランジスタ、液晶ディスプレイや有機ELディスプレイを駆動できる。TFTの飽和移動度を50.0cm /V・s以下とすることにより、オフ電流を10 -12A以下にでき、オンオフ比を10 以上にできる。
[0072]
 TFTの飽和移動度は、ドレイン電圧を20V印加した場合の伝達特性から求められる。具体的には、伝達特性Id-Vgのグラフを作成し、各Vgのトランスコンダクタンス(Gm)を算出し、飽和領域の式により飽和移動度を求める。Idはソース・ドレイン電極間の電流、Vgはソース・ドレイン電極間に電圧Vdを印加したときのゲート電圧である。
[0073]
 閾値電圧(Vth)は、-3.0V以上、+3.0以下が好ましく、-2.5以上、+2.5V以下がより好ましい。閾値電圧が-3.0V以上、+3.0以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができ、バルクのシリコンウェハで構成された回路と組み合わせて駆動することができる。
 本発明において、閾値電圧(Vth)は、伝達特性のグラフよりId=10 -9AでのVgと定義する。
[0074]
 on-off比は10 以上、10 12以下が好ましく、10 以上、10 11以下がより好ましく、10 以上、10 11以下がさらに好ましい。on-off比が10 以上であると、液晶ディスプレイを駆動することができる。on-off比が10 12以下であると、コントラストの大きな有機ELパネルの駆動が可能になり、また、オフ電流を10 -12A以下にでき、CMOSイメージセンサーの転送トランジスタやキャンセルトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりすることができる。
 本発明において、on-off比は、Vg=-10VのIdの値をOff電流値とし、Vg=20VのIdの値をOn電流値として、比[On/Off]を算出した。
[0075]
 Off電流値は、10 -11A以下が好ましく、10 -12A以下がより好ましい。オフ電流を10 -11A以下であると、コントラストの大きな有機ELパネルの駆動が可能であり、また、CMOSイメージセンサーの転送トランジスタやキャンセルトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりすることができる。
[0076]
 本発明のTFTのチャネル層に用いられる酸化物半導体薄膜の欠陥密度は、5.0×10 16cm -3以下が好ましく、1.0×10 16cm -3以下がより好ましい。欠陥密度を上記のように低くすることにより、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、熱に対する安定性が高くなり、TFTが安定して作動するようになる。
[0077]
 TFTの素子構成は特に限定されず、公知の各種の素子構成を採用することができる。本発明のTFTは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等、各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも、静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適用できる。また、例えば液晶ディスプレイや有機エレクトロルミネッセンスディスプレイ等の表示装置等の電子機器に用いることができる。
[0078]
 本発明のTFTを表示装置に用いる場合について説明する。
[0079]
 図1(A)は、本発明のTFTを含む表示装置の上面図であり、図1(B)は、表示装置の画素部に、本発明のTFTを用いる液晶素子を適用する場合に用いることができる画素部の回路の図であり、図1(C)は、表示装置の画素部に、本発明のTFTを用いる有機EL素子を適用する場合に用いることができる画素部の回路の図である。
[0080]
 画素部に配置する本発明のTFTは、既に説明したとおりに形成することができる。また、本発明のTFTはnチャネル型とすることが容易なので、駆動回路のうち、nチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部のトランジスタや駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
[0081]
 図1(A)の表示装置は、アクティブマトリクス型表示装置である。表示装置は、基板10上に、画素部11、第1の走査線駆動回路12、第2の走査線駆動回路13、信号線駆動回路14を有する。画素部11には、複数の信号線が信号線駆動回路14から延伸して配置され、複数の走査線が第1の走査線駆動回路12及び第2の走査線駆動回路13から延伸して配置されている。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。表示装置の基板10はFPC(Flexible Printed Circuit)等の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続されている。
[0082]
 図1(A)では、第1の走査線駆動回路12、第2の走査線駆動回路13、信号線駆動回路14は、画素部11と同じ基板10上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板10外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板10上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
[0083]
 画素部の回路構成の一例を図1(B)に示す。この例は、VA型液晶表示装置の画素部に適用することができる画素部の回路である。
[0084]
 この画素部の回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
[0085]
 トランジスタ24のゲート配線21と、トランジスタ25のゲート配線22には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極又はドレイン電極23は、トランジスタ24とトランジスタ25で共通に用いられている。トランジスタ24とトランジスタ25は本発明のTFTを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
[0086]
 トランジスタ24には、第1の画素電極が電気的に接続され、トランジスタ25には、第2の画素電極が電気的に接続される。第1の画素電極と第2の画素電極とは分離されている。第1の画素電極と第2の画素電極の形状としては、特に限定はない。例えば、第1の画素電極は、V字状とすればよい。
[0087]
 トランジスタ24のゲート電極はゲート配線21と接続され、トランジスタ25のゲート電極はゲート配線22と接続されている。ゲート配線21とゲート配線22に異なるゲート信号を与えてトランジスタ24とトランジスタ25の動作タイミングを異ならせ、液晶の配向を制御できる。
[0088]
 容量配線20と、誘電体として機能するゲート絶縁膜と、第1の画素電極又は第2の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
[0089]
 マルチドメイン構造は、一画素に第1の液晶素子26と第2の液晶素子27を備える。第1の液晶素子26は第1の画素電極と対向電極とその間の液晶層とで構成され、第2の液晶素子27は第2の画素電極と対向電極とその間の液晶層とで構成される。
[0090]
 図1(B)に示す画素部の回路は、これに限定されない。例えば、図1(B)に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサー、又は論理回路等を追加してもよい。
[0091]
 画素の回路構成の他の一例を図1(C)に示す。この例は、有機EL素子を用いた表示装置の画素構造であり、nチャネル型のトランジスタを1つの画素に2つ用いる例を示す。本発明の酸化物半導体薄膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。この画素部の回路は、デジタル時間階調駆動を適用することができる。
[0092]
 スイッチング用トランジスタ31及び駆動用トランジスタ32は本発明のTFTを適宜用いることができる。これにより、信頼性の高い有機EL表示装置を提供することができる。
[0093]
 画素部の回路の構成は、図1(C)に示す画素構成に限定されない。例えば、図1(C)に示す画素部の回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタ又は論理回路等を追加してもよい。
[0094]
 本発明のTFTを含む固体撮像素子の動作について、以下に説明する。
[0095]
 CMOS(Complementary Metal Oxide Semiconductor)イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を増幅トランジスタを介して垂直出力線に出力する固体撮像素子である。CMOSイメージセンサーに含まれるリセットトランジスタ及び/又は転送トランジスタにリーク電流があると、そのリーク電流によって充電又は放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変わると増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。
[0096]
 本発明のTFTをCMOSイメージセンサーのリセットトランジスタ及び転送トランジスタに適用した場合の動作の効果を説明する。尚、増幅トランジスタは、薄膜トランジスタ又はバルクトランジスタのどちらを適用してもよい。
[0097]
 図2は、CMOSイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード40、転送トランジスタ41、リセットトランジスタ42、増幅トランジスタ43及び各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成している。また、増幅トランジスタ43と電気的に接続される選択トランジスタを設けてもよい。トランジスタ記号に記してある「OS」は酸化物半導体(Oxide Semiconductor)を示し、「Si」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。
[0098]
 フォトダイオード40は、転送トランジスタ41のソース側に接続されており、転送トランジスタ41のドレイン側には信号電荷蓄積部44(FD:フローティングディフュージョンともいう)が形成される。信号電荷蓄積部44にはリセットトランジスタ42のソース及び増幅トランジスタ43のゲートが接続されている。別の構成として、リセット電源線46を削除することもできる。例えば、リセットトランジスタ42のドレインをリセット電源線46ではなく、電源線45又は垂直出力線47につなぐ方法がある。
実施例
[0099]
 以下、実施例を挙げて本発明をより具体的に説明するが、本発明は、下記実施例に限定されず、本発明の趣旨に適合し得る範囲で適切に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
[0100]
[酸化物焼結体の製造]
実施例1~4
 下記表1に示す割合となるように酸化サマリウム粉末、酸化インジウム粉末、酸化アルミニウム粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
 この混合粉末を金型に入れ、500kg/cm の圧力でプレス成型体とした。この成型体を2000kg/cm の圧力でCIPにより緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、350℃で3時間保持した後に、50℃/時間にて昇温し、1350℃にて、40時間焼結し、その後、放置して冷却し、酸化物焼結体を得た。
[0101]
[酸化物焼結体の特性評価]
(1)XRDの測定
 得られた焼結体について、X線回折測定装置Smartlabにより、以下の条件で、焼結体のX線回折(XRD)を測定した。得られたXRDチャートを粉末X線回折パターン総合回析ソフトウェアJADE6(株式会社リガク)により分析し、焼結体中の結晶相を求めた。結果を表1に示す。
[0102]
・装置:Smartlab(株式会社リガク製)
・X線:Cu-Kα線(波長1.5418Å)
・2θ-θ反射法、連続スキャン(2.0°/分)
・サンプリング間隔:0.02°
・スリットDS(発散スリット)、SS(散乱スリット)、RS(受光スリット):1mm
[0103]
 また、実施例1~4で得た焼結体のXRDチャートをそれぞれ図1~4に示す。
 図1~4から、各実施例で得た焼結体が表1に示したペロブスカイト相及びビックスバイト相を有することがわかった。
[0104]
(2)In の存在比率(wt%)
 得られた焼結体中のIn の存在比率(wt%)は、通常の方法で求めた。即ち、X線回折のプロファイルから、JADE6により分析し、全パターンフィッティング(WPF)により焼結体の結晶構造を求めた。さらに、ピーク強度比から、In の存在比として求めた。結果を表1に示す。
[0105]
(3)焼結密度(g/cm
 得られた焼結体の焼結密度(g/cm )を、アルキメデス法で測定した。結果を表1に示す。
[0106]
(4)バルク抵抗(mΩ・cm)
 得られた焼結体のバルク抵抗(mΩ・cm)を、抵抗率計ロレスタAX MCP-T370(三菱化学株式会社製)を使用して、四探針法(JISR1637)に基づき測定した。結果を表1に示す。
[0107]
[表1]


[0108]
[スパッタリングターゲットの製造]
実施例5
 下記表2に示す割合となるように酸化サマリウム粉末、酸化インジウム粉末、酸化アルミニウム粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
 この混合粉末を金型に入れ、500kg/cm の圧力でプレス成型体とした。この成型体を2000kg/cm の圧力でCIPにより緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、350℃で10時間保持した後に、50℃/時間にて昇温し、1450℃にて、40時間焼結し、その後、放置して冷却し、酸化物焼結体を得た。実施例1~4と同様に焼結体の特性評価を行った。結果を表2に示す。
[0109]
 得られた酸化物焼結体を研削研磨して、4インチφ×5mmtの酸化物焼結体の円板を製造した。この円板を、溶融させた金属インジウムを用いて、銅製の8mm厚みのバッキングプレートにボンディングした。
[0110]
[スパッタリングターゲットの特性評価]
(1)ターゲットの反り(mm)
 得られたターゲットの反り(mm)を下記方法により測定した。結果を表2に示す。
 定盤上にターゲットを静置し、隙間ゲージにて隙間を計測し、反り量(mm)とした。
[0111]
(2)ターゲットのボンディング率(%)
 得られたターゲットのボンディング率(%)を下記方法により測定した。結果を表2に示す。
 ボンディング率は、超音波探傷機によりボンディングされていないボイド部分を計測し、ターゲット面積基準にボンディングされている部分の比率を算出した。
[0112]
[表2]


[0113]
[酸化物半導体薄膜の製造]
実施例6
 実施例5で得られたスパッタリングターゲットを用いて、熱酸化膜付きシリコン基板上にチャネル形状のメタルマスクを用い、酸化物半導体層(チャネル層)をスパッタリングにより成膜した。スパッタリング条件は、スパッタ圧=0.5Pa、酸素分圧=5%、基板温度=室温で行い、膜厚は50nmに設定した。次に、ソース・ドレイン形状のメタルマスクを用い、チタン電極を50nm成膜した。最後に、空気中300℃、1時間の条件でアニールすることで、チャネル長200μm、チャネル幅1000μmのボトムゲート、トップコンタクトの簡易型TFTを得た。アニール条件としては、250℃~450℃、0.5時間~10時間の範囲でチャネル部のキャリヤー濃度を見ながら適宜選択した。
 得られたTFTの特性を評価した結果、移動度=14cm /V・sec、電流値が10 -8Aを超えるゲート電圧の値Vth>0.45V、S値(Swing Factor)=0.72であった。
[0114]
 このTFT素子を、CVD装置に装着し、350℃にて、パッシベーション膜としてSiO を100nmの厚みに成膜し、その後、300℃、大気中で1時間アニールした後のTFT特性を評価した。結果、移動度=12cm /V・sec、電流値が10 -8Aを超えるゲート電圧の値Vth>0.32V、S値(Swing Factor)=0.78となり、ほぼ、CVD前の特性を再現することができた。
 また、オフ電流は、10 -12A以下であった。これらの結果から、ディスプレイの表示装置のトランジスタ、又は、CMOSイメージセンサーのキャンセルトランジスタや転送トランジスタにも使用可能である。
[0115]
実施例7~9
 下記表3に示す割合となるように酸化ネオジム粉末、酸化インジウム粉末、酸化アルミニウム粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
 この混合粉末を金型に入れ、500kg/cm の圧力でプレス成型体とした。この成型体を2000kg/cm の圧力でCIPにより緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、350℃で3時間保持した後に、50℃/時間にて昇温し、1350℃にて、40時間焼結し、その後、放置して冷却し、酸化物焼結体を得た。
[0116]
 得られた酸化物焼結体について、実施例1~4と同様に酸化物焼結体の特性を評価した。結果を表3に示す。
[0117]
[表3]


[0118]
[スパッタリングターゲットの製造]
実施例10~12
 下記表4に示す割合となるように酸化サマリウム粉末、酸化インジウム粉末、酸化アルミニウム粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
 この混合粉末を金型に入れて、500kg/cm の圧力でプレス成型体とした。この成型体を1000kg/cm の圧力でCIPにより緻密化を行った。次に、この成型体を常圧焼結炉に設置して、大気雰囲気下で、350℃で3時間放置した後に、50℃/時間にて昇温し、1420℃にて、28時間焼結し、その後、放置して冷却し、酸化物焼結体を得た。
 得られた酸化物焼結体について、実施例1~4と同様に酸化物焼結体の特性を評価した。結果を表4に示す。
 また、実施例10~12で得た焼結体のXRDチャートをそれぞれ図9~11に示す。
 図9~11から、各実施例で得た焼結体が表4に示したペロブスカイト相及びビックスバイト相を有することがわかった。
[0119]
 得られた酸化物焼結体を研削研磨して、4インチφ×5mmtの酸化物焼結体の円板を製造した。この円板を、溶融させた金属インジウムを用いて、銅製の8mmt厚みのバッキングプレートにボンディングした。
[0120]
[スパッタリングターゲットの評価]
(1)ターゲットの反り(mm)
 得られたターゲットの反り(mm)は、下記方法により測定した。結果を表4に示す。
 定盤上にターゲットを静置し、隙間ゲージにて隙間を計測し、反り量(mm)とした。
(2)ターゲットのボンディング率(%)
 得られたターゲットのボンディング率(%)を下記方法により測定した。結果を表4に示す。
 ボンディング率は、超音波探傷機によりボンディングされていない部分を計測し、ターゲット面積基準にボンディングされている部分の比率を算出した。
[0121]
[表4]


[0122]
[酸化物半導体薄膜の製造]
実施例13
 実施例11で得られたスパッタリングターゲットを用いて、熱酸化膜付きシリコン基板上にチャネル形状のメタルマスクを用い、酸化物半導体層(チャネル層)をスパッタリングにより成膜した。スパッタリング条件は、スパッタ圧=0.5Pa、酸素分圧=1%、基板温度=室温で行い、膜厚は50nmに設定した。次に、ソース・ドレイン形状のメタルマスクを用い、チタン電極を50nm成膜した。最後に、空気中350℃、1時間の条件でアニールすることで、チャネル長200μm、チャネル幅2000μmのボトムゲート、トップコンタクトの簡易型TFTを得た。アニール条件としては、250℃~450℃、0.5時間~10時間の範囲でチャネル部のキャリヤー濃度を見ながら適宜選択した。350℃で1時間熱処理した薄膜のXRDを測定した結果、In で表されるビックスバイト構造のチャートが得られ、結晶化していることが確認された。
[0123]
 得られたTFTの特性を評価した結果、移動度=17cm /V・sec、電流値が10 -8Aを超えるゲート電圧の値Vth>0.15V、S値(Swing Factor)=0.22であった。
[0124]
 このTFT素子を、CVD装置に装着し、300℃にて、パッシベーション膜としてSiO を100nmの厚みに成膜し、その後、350℃、大気中で1時間アニールした後のTFT特性を評価した。結果、移動度=21cm /V・sec、電流値が10 -8Aを超えるゲート電圧の値Vth>0.24V、S値(Swing Factor)=0.26となり、ほぼ、CVD前の特性を再現することができた。また、オフ電流は、10 -12A以下であった。これらの結果から、ディスプレイの表示装置のトランジスタ、又は、CMOSイメージセンサーのキャンセルトランジスタや転送トランジスタにも使用可能である。

産業上の利用可能性

[0125]
 本発明の酸化物焼結体はスパッタリングターゲットに利用でき、液晶ディスプレイや有機ELディスプレイ等の表示装置等に用いられる薄膜トランジスタ(TFT)の酸化物半導体薄膜等の製造に有用である。
[0126]
 上記に本発明の実施形態及び/又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び/又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
 本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

請求の範囲

[請求項1]
 ペロブスカイト相及びIn で表されるビックスバイト相を含む酸化物焼結体。
[請求項2]
 前記ペロブスカイト相が、下記一般式(I)で表される化合物である、請求項1に記載の酸化物焼結体。
  LnAlO      (I)
(式中、Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素を表す。)
[請求項3]
 前記Lnが、Sm及びNdのいずれか一方又は両方である、請求項1又は2のいずれかに記載の酸化物焼結体。
[請求項4]
 前記酸化物焼結体中のIn、Al及びLnの原子比が、下記の範囲である請求項2又は3に記載の酸化物焼結体。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
[請求項5]
 請求項1~4のいずれかに記載の酸化物焼結体を用いて作製されたスパッタリングターゲット。
[請求項6]
 請求項5に記載のスパッタリングターゲットを用いて製膜することを特徴とする酸化物半導体薄膜の製造方法。
[請求項7]
 請求項5に記載のスパッタリングターゲットを用いて酸化物半導体薄膜を製膜する工程を含むことを特徴とする薄膜トランジスタの製造方法。
[請求項8]
 請求項5に記載のスパッタリングターゲットを用いて酸化物半導体薄膜を製膜する工程、
 前記酸化物半導体薄膜を含む薄膜トランジスタを製造する工程、及び
 前記薄膜トランジスタを電子機器に搭載する工程
を含むことを特徴とする電子機器の製造方法。
[請求項9]
 In、Al及びLnを含み、
 前記Lnは、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuから選ばれた一種以上の金属元素であり、
 前記In、前記Al及び前記Lnの原子比が、下記の範囲である、酸化物半導体薄膜。
    In/(In+Al+Ln)が0.64以上0.98以下
    Al/(In+Al+Ln)が0.01以上0.18以下
    Ln/(In+Al+Ln)が0.01以上0.18以下
[請求項10]
 請求項9に記載の酸化物半導体薄膜を含む薄膜トランジスタ。
[請求項11]
 請求項10に記載の薄膜トランジスタを含む電子機器。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]