Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2018040475) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2018/040475 Internationale Anmeldenummer PCT/CN2017/070829
Veröffentlichungsdatum: 08.03.2018 Internationales Anmeldedatum: 11.01.2017
IPC:
H01L 21/28 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
28
Herstellung von Elektroden auf Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in H01L21/20-H01L21/268167
Anmelder:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2, Tangming Road, Guangming New District Shenzhen, Guangdong 518132, CN
Erfinder:
石龙强 SHI, Longqiang; CN
Vertreter:
北京聿宏知识产权代理有限公司 YUHONG INTELLECTUAL PROPERTY LAW FIRM; 中国北京市 西城区宣武门外大街6号庄胜广场第一座西翼713室吴大建/王浩 WU Dajian/WANG Hao West Wing, Suite 713, One Junefield Plaza 6 Xuanwumenwai Street, Xicheng District Beijing 100052, CN
Prioritätsdaten:
201610793911.331.08.2016CN
Titel (EN) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR
(FR) TRANSISTOR À COUCHE MINCE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种薄膜晶体管及其制造方法
Zusammenfassung:
(EN) Provided are a thin film transistor and a manufacturing method therefor. A source electrode and a drain electrode of the thin film transistor respectively have a first metal layer (13), a second metal layer (12) and a third metal layer (11), wherein the first metal layer (13) is in contact with an indium gallium zinc oxide layer (4), and a metal diffusion layer (8) is arranged at the contact surface. The method for manufacturing the thin film transistor comprises performing sequential deposition to obtain a first metal layer (13), a second metal layer (12), a third metal layer (11), and then a PV layer (10), subjecting the PV layer (10) to a high temperature annealing treatment so that the metal in the first metal layer (13) diffuses into the indium gallium zinc oxide layer (4) to form a metal diffusion layer (8), the metal diffusion layer (8) allowing the first metal layer (13) and the indium gallium zinc oxide layer (4) to form an ohmic contact to reduce the contact resistance between the source electrode, the drain electrode and the indium gallium zinc oxide layer (4).
(FR) L’invention concerne un transistor à couche mince et son procédé de fabrication. Une électrode de source et une électrode de drain du transistor à couche mince comportent respectivement une première couche métallique (13), une deuxième couche métallique (12) et une troisième couche métallique (11), la première couche métallique (13) étant en contact avec une couche d'oxyde de zinc-indium-gallium (4), et une couche de diffusion métallique (8) étant disposée au niveau de la surface de contact. Le procédé de fabrication du transistor à couche mince comprend la réalisation d'un dépôt séquentiel pour obtenir une première couche métallique (13), une deuxième couche métallique (12), une troisième couche métallique (11), puis une couche PV (10), soumettre la couche PV (10) à un traitement de recuit à haute température de sorte que le métal dans la première couche métallique (13) se diffuse dans la couche d'oxyde de zinc-indium-gallium (4) pour former une couche de diffusion métallique (8), la couche de diffusion métallique (8) permettant à la première couche métallique (13) et la couche d'oxyde de zinc-indium-gallium (4) de former un contact ohmique pour réduire la résistance de contact entre l'électrode de source, l'électrode de drain et la couche d'oxyde de zinc-indium-gallium (4).
(ZH) 一种薄膜晶体管及其制造方法,所述薄膜晶体管的源极和漏极分别具有第一金属层(13)、第二金属层(12)、第三金属层(11),第一金属层(13)与铟镓锌氧化物层(4)相接触,并在接触面处设置有金属扩散层(8)。该薄膜晶体管的制造方法,依次沉积得到第一金属层(13)、第二金属层(12)、第三金属层(11),然后得到PV层(10),对PV层(10)进行高温退火处理,使得第一金属层(13)中的金属扩散到铟镓锌氧化物层(4)形成金属扩散层(8),该金属扩散层(8)使得第一金属层(13)和铟镓锌氧化物层(4)形成欧姆接触,降低源极、漏极与铟镓锌氧化物层(4)的接触电阻。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPA) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Chinesisch (ZH)
Anmeldesprache: Chinesisch (ZH)