WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2018007151) HALBLEITERCHIP, VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS UND VORRICHTUNG MIT EINER MEHRZAHL VON HALBLEITERCHIPS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2018/007151    Internationale Anmeldenummer    PCT/EP2017/065286
Veröffentlichungsdatum: 11.01.2018 Internationales Anmeldedatum: 21.06.2017
IPC:
H01L 33/20 (2010.01), H01L 25/075 (2006.01), H01L 21/78 (2006.01), H01L 33/00 (2010.01)
Anmelder: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Erfinder: OTTO, Isabel; (DE).
RODE, Patrick; (DE)
Vertreter: ZUSAMMENSCHLUSS NR. 175 - EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München (DE)
Prioritätsdaten:
10 2016 112 584.9 08.07.2016 DE
Titel (DE) HALBLEITERCHIP, VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS UND VORRICHTUNG MIT EINER MEHRZAHL VON HALBLEITERCHIPS
(EN) SEMICONDUCTOR CHIP, METHOD FOR PRODUCING A SEMICONDUCTOR CHIP, AND APPARATUS HAVING A PLURALITY OF SEMICONDUCTOR CHIPS
(FR) PUCE SEMI-CONDUCTRICE, PROCÉDÉ DE FABRICATION D'UNE PUCE SEMI-CONDUCTRICE ET DISPOSITIF COMPRENANT UNE PLURALITÉ DE PUCES SEMI-CONDUCTRICES
Zusammenfassung: front page image
(DE)Es wird ein Halbleiterchip (100) mit einem Substrat (10) und einer auf dem Substrat (10) aufgebrachten Halbleiterschicht (2) angegeben, wobei das Substrat (10) an einer der Halbleiterschicht (2) zugewandten Seite eine Oberseite (11) mit einer Breite B1 in einer ersten lateralen Richtung (91) und an einer der Oberseite (11) gegenüberliegenden Seite eine Unterseite (13) mit einer Breite B3 in der ersten lateralen Richtung (91) aufweist, das Substrat (10) auf halber Höhe (12) zwischen der Oberseite (11) und der Unterseite (13) eine Breite B2 in der ersten lateralen Richtung (91) aufweist, für die Breiten B1, B2 und B3 gilt: B1 - B2 < B2 - B3 und B1 ≥ B2 > B3. Weiterhin werden ein Verfahren zur Herstellung eines Halbleiterchips sowie eine Vorrichtung mit einer Mehrzahl von Halbleiterchips angegeben.
(EN)The invention specifies a semiconductor chip (100) having a substrate (10) and a semiconductor layer (2) which is applied to the substrate (10), wherein the substrate (10) has, on a side which faces the semiconductor layer (2), a top side (11) with a width B1 in a first lateral direction (91) and, on a side opposite the top side (11), a bottom side (13) with a width B3 in the first lateral direction (91), the substrate (10) has a width B2 in the first lateral direction (91) at half the height (12) between the top side (11) and the bottom side (13), wherein the following holds true for the widths B1, B2 and B3: B1 - B2 < B2 - B3 and B1 ≥ B2 > B3. The invention further specifies a method for producing a semiconductor chip, and also an apparatus having a plurality of semiconductor chips.
(FR)L'invention concerne une puce semi-conductrice (100) comprenant un substrat (10) et une couche semi-conductrice (2) appliquée sur le substrat (10), le substrat (10) présentant, sur un côté tourné vers la couche semi-conductrice (2), une face supérieure (11) de largeur B1 dans une première direction latérale (91) et, sur un côté opposé à la face supérieure (11), une face inférieure (13) de largeur B3 dans la première direction latérale (91), le substrat (10) présentant, à mi-hauteur entre la face supérieure (11) et la face inférieure (13), une largeur B2 dans la première direction latérale (91), les largeurs B1, B2 et B3 étant telles que : B1 - B2 < B2 - B3 et B1 ≥ B2 > B3. L'invention concerne en outre un procédé de fabrication d'une puce semi-conductrice ainsi qu'un dispositif comprenant une pluralité de puces semi-conductrices.
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)