WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2017220305) VERFAHREN ZUM SYNCHRONISIERTEN BETRIEB VON MEHRKERNPROZESSOREN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2017/220305    Internationale Anmeldenummer    PCT/EP2017/063260
Veröffentlichungsdatum: 28.12.2017 Internationales Anmeldedatum: 01.06.2017
IPC:
G06F 9/50 (2006.01), G06F 11/16 (2006.01), G06F 9/54 (2006.01)
Anmelder: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Werner-von-Siemens-Straße 1 80333 München (DE)
Erfinder: ECKELMANN-WENDT, Uwe; (DE)
Prioritätsdaten:
10 2016 211 286.4 23.06.2016 DE
Titel (DE) VERFAHREN ZUM SYNCHRONISIERTEN BETRIEB VON MEHRKERNPROZESSOREN
(EN) METHOD FOR SYNCHRONISED OPERATION OF MULTICORE PROCESSORS
(FR) PROCÉDÉ DE FONCTIONNEMENT SYNCHRONISÉ DE PROCESSEURS MULTICOEURS
Zusammenfassung: front page image
(DE)Es wird ein Verfahren zum synchronisierten Betrieb von einer Mehrzahl von Mehrkernprozessoren (MC1, MC2) vorgeschlagen, wobei ein erster (MC1) und ein zweiter Mehrkernprozessor (MC2) jeweils umfassend einen Hauptprozessorkern (A1, A2) und mindestens einen Nebenprozessorkern (B1, B2, B3, B4) bereitgestellt wird, der zur Abarbeitung von Nutzprogrammen dient. Nur die Hauptprozessorkerne (A1, A2) der verschiedenen Mehrkernprozessoren (MC1, MC2) synchronisieren miteinander. Der mindestens eine Nebenprozessorkern (B1, B2, B3, B4) wird durch den jeweiligen Hauptprozessorkern (A1, A2) in jedem Mehrkernprozessor (MC1, MC2) gesteuert. Die Nutzprogramme werden durch den mindestens einen Nebenprozessorkern (B1, B2, B3, B4) bearbeitet und Ausgaben erzeugt, die dem jeweiligen Hauptprozessorkern (A1, A2) des gleichen Mehrkernprozessors (MC1, MC2) zur Verfügung gestellt werden. Ausgaben der Mehrzahl von Mehrkernprozessoren (MC1, MC2) werden dann durch den jeweiligen Hauptprozessorkern (A1, A2) synchron ausgegeben.
(EN)A method for synchronised operation of a plurality of multicore processors (MC1, MC2) is proposed, wherein a first (MC1) and a second (MC2) multicore processor each comprising a main processor core (A1, A2) and at least one secondary processor core (B1, B2, B3, B4) is provided that is used for executing utility programs. Only the main processor cores (A1, A2) of the various multicore processors (MC1, MC2) synchronise to one another. The at least one secondary processor core (B1, B2, B3, B4) is controlled by the respective main processor core (A1, A2) in each multicore processor (MC1, MC2). The utility programs are processed by the at least one secondary processor core (B1, B2, B3, B4) and outputs are generated that are made available to the respective main processor core (A1, A2) of the same multicore processor (MC1, MC2). Outputs from the multiplicity of multicore processors (MC1, MC2) are then output in sync by the respective main processor core (A1, A2).
(FR)La présente invention concerne un procédé de fonctionnement synchronisé d'une pluralité de processeurs multicoeurs (MC1, MC2), un premier (MC1) et un deuxième processeur multicoeur (MC2) comprenant chacun un noyau de processeur maître (A1, A2) et au moins un noyau de processeur esclave (B1, B2, B3, B4) étant fourni, lequel sert à l’exécution de programmes informatiques utilitaires. Seuls les coeurs des processeurs maîtres (A1, A2) des différents processeurs multicoeurs (MC1, MC2) synchronisent les uns avec les autres. L'au moins un noyau de processeur esclave (B1, B2, B3, B4) est commandé par le noyau de processeur maître (A1, A2) respectif dans chaque processeur multicoeur (MC1, MC2). Les programmes informatiques utilitaires sont exécutés par l'au moins un noyau de processeur esclave (B1, B2, B3, B4) et des sorties, lesquelles correspondent au noyau de processeur maître (A1, A2) respectif du même processeur multicoeur (MC1, MC2), sont mises à la disposition. Les sorties de la pluralité de processeurs multicoeurs (MC1, MC2) sont ensuite fournies synchroniquement au moyen du noyau de processeur maître (A1, A2) respectif.
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)