In Bearbeitung

Bitte warten ...

PATENTSCOPE ist einige Stunden aus Wartungsgründen am Samstag 31.10.2020 um 7:00 AM MEZ nicht verfügbar
Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2017076641 - VERFAHREN ZUR REDUZIERUNG VON LEITERBAHNABSTÄNDEN BEI ELEKTRONISCHEN LEITERPLATTEN UND ELEKTRONISCHE LEITERPLATTE MIT REDUZIERTEN ABSTÄNDEN ZWISCHEN LEITERBAHNEN

Veröffentlichungsnummer WO/2017/076641
Veröffentlichungsdatum 11.05.2017
Internationales Aktenzeichen PCT/EP2016/075049
Internationales Anmeldedatum 19.10.2016
IPC
H05K 1/02 2006.01
HElektrotechnik
05Elektrotechnik, soweit nicht anderweitig vorgesehen
KGedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
1Gedruckte Schaltungen
02Einzelheiten
H02M 7/217 2006.01
HElektrotechnik
02Erzeugung, Umwandlung oder Verteilung von elektrischer Energie
MAnlagen zur Umformung von Wechselstrom in Wechselstrom, von Wechselstrom in Gleichstrom oder umgekehrt, oder von Gleichstrom in Gleichstrom und zur Verwendung in Netzen oder ähnlichen Stromversorgungssystemen; Umformung von Gleichstrom- oder Wechselstromeingangsleistung in Stoß-Ausgangsleistung; Steuern oder Regeln derselben
7Umformung von Wechselstrom in Gleichstrom; Umformung von Gleichstrom in Wechselstrom
02Umformung von Wechselstrom in Gleichstrom ohne Umkehrmöglichkeit
04durch ruhende Umformer
12unter Verwendung von Entladungsröhren mit Steuerelektrode oder Halbleiterbauelementen mit Steuerelektrode
21unter Verwendung von Vorrichtungen von der Art einer Entladungsröhre oder eines Transistors, die ein stetiges Anlegen eines Steuersignals erfordern
217nur mittels Halbleiterbauelementen
CPC
F21V 23/02
FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
21LIGHTING
VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
23Arrangement of electric circuit elements in or on lighting devices
02the elements being transformers, impedances ; or power supply units, e.g. a transformer with a rectifier
F21Y 2115/10
FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
21LIGHTING
YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
2115Light-generating elements of semiconductor light sources
10Light-emitting diodes [LED]
H05K 1/0256
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
0213Electrical arrangements not otherwise provided for
0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection
0256Electrical insulation details, e.g. around high voltage areas
H05K 1/0259
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
0213Electrical arrangements not otherwise provided for
0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection
0257Overvoltage protection
0259Electrostatic discharge [ESD] protection
H05K 1/0262
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
0213Electrical arrangements not otherwise provided for
0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection
0262Arrangements for regulating voltages or for using plural voltages
H05K 2201/09063
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
2201Indexing scheme relating to printed circuits covered by H05K1/00
09Shape and layout
09009Substrate related
09063Holes or slots in insulating substrate not used for electrical connections
Anmelder
  • OSRAM GMBH [DE]/[DE]
Erfinder
  • HUMMEL, Peter
  • MANNHARDT, Stefan
Prioritätsdaten
10 2015 221 688.805.11.2015DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) VERFAHREN ZUR REDUZIERUNG VON LEITERBAHNABSTÄNDEN BEI ELEKTRONISCHEN LEITERPLATTEN UND ELEKTRONISCHE LEITERPLATTE MIT REDUZIERTEN ABSTÄNDEN ZWISCHEN LEITERBAHNEN
(EN) METHOD FOR REDUCING CONDUCTOR TRACK SPACING IN ELECTRONIC CIRCUIT BOARDS AND ELECTRONIC CIRCUIT BOARD WITH REDUCED SPACING BETWEEN CONDUCTOR TRACKS
(FR) PROCÉDÉ DE RÉDUCTION DE DISTANCES ENTRE PISTES CONDUCTRICES DANS DES CARTES DE CIRCUITS IMPRIMÉS ÉLECTRONIQUES ET CARTE DE CIRCUITS IMPRIMÉS ÉLECTRONIQUE AYANT DES DISTANCES RÉDUITES ENTRE LES PISTES CONDUCTRICES
Zusammenfassung
(DE)
Die Erfindung betrifft ein Verfahren zur Reduzierung von Leiterbahnabständen einer Leiterplatte, wobei die Leiterplatte einen von einer Versorgungsspannung gespeisten Eingangsteil PRI und einen Ausgangsteil SEC aufweist, und erfindungsgemäß eine Zwischenleiterbahn 5 welche ein aus dem Eingangsteil abgeleitetes Zwischenpotential ZP aufweist eingefügt wird, um einen funktionalen Isolationsabstandes F der Zwischenleiterbahn zu benachbarten Leiterbahnen des Eingangsteils und einen sicherheitsrelevanten Isolationsabstande S der Zwischenleiterbahn zu den benachbarten Leiterbahnen des Ausgangsteils einzuhalten, wobei das Zwischenpotential eine Spannung gegenüber benachbarten Leiterbahnen des Ausgangsteils aufweist, die maximal der Versorgungsspannung des Eingangsteils entspricht. Die Erfindung betrifft weiterhin eine Leiterplatte, bei der obiges Verfahren angewendet wurde.
(EN)
Method for reducing conductor track spacing in electronic circuit boards and electronic circuit board with reduced spacing between conductor tracks. The invention relates to a method for reducing conductor track spacing of a circuit board, wherein the circuit board has an input part PRI, fed by a supply voltage, and an output part SEC, and according to the invention an intermediate conductor track 5 which has an intermediate potential ZP derived from the input part is inserted in order to maintain a functional insulation distance F between the intermediate conductor track and adjacent conductor tracks of the input part and a safety-relevant insulation distance S between the intermediate conductor track and the adjacent conductor tracks of the output part, wherein the intermediate potential has a voltage which corresponds at maximum to the supply voltage of the input part compared to adjacent conductor tracks of the output part. The invention also relates to a circuit board in which the above method has been applied.
(FR)
L’invention concerne un procédé de réduction des distances ente pistes conductrices d’une carte de circuits imprimés. La carte de circuits imprimés comprend un élément d’entrée (PRI) alimenté en tension d’alimentation et un élément de sortie (SEC) et, selon l’invention, une piste conductrice intermédiaire (5) qui est à un potentiel intermédiaire (ZP) dérivé de l’élément d’entrée est insérée pour maintenir une distance d’isolement fonctionnelle (F) entre la piste conductrice intermédiaire et les pistes conductrices adjacentes de l’élément d’entrée et une distance d’isolement de sécurité (S) entre la piste conductrice intermédiaire et les pistes conductrices adjacentes de l’élément de sortie. Le potentiel intermédiaire a par rapport à des pistes conductrices adjacentes de l’élément de sortie une tension qui correspond au maximum à la tension d’alimentation de l’élément d’entrée. L’invention concerne en outre une carte de circuits imprimés pour laquelle on a utilisé le procédé ci-dessus.
Auch veröffentlicht als
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten