Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2016050927) FLASH-SPEICHERZELLE UND VERFAHREN ZU IHRER HERSTELLUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

Veröff.-Nr.: WO/2016/050927 Internationale Anmeldenummer PCT/EP2015/072726
Veröffentlichungsdatum: 07.04.2016 Internationales Anmeldedatum: 01.10.2015
IPC:
H01L 21/28 (2006.01) ,G11C 16/04 (2006.01) ,H01L 29/423 (2006.01) ,H01L 29/788 (2006.01) ,H01L 29/66 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
28
Herstellung von Elektroden auf Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in H01L21/20-H01L21/268167
G Physik
11
Informationsspeicherung
C
Statische Speicher
16
Löschbare, programmierbare Festwertspeicher
02
elektrisch programmierbar
04
unter Verwendung von Transistoren mit variablem Schwellenwert, z.B. FAMOS
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
40
Elektroden
41
gekennzeichnet durch ihre Form, relative Größe oder Anordnung
423
wobei die Elektroden den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom nicht führen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
788
mit schwebendem Gate
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
Anmelder:
ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT [DE/DE]; Heinrich-Hertz-Straße 1 44227 Dortmund, DE
Erfinder:
KLEINING, Tobias; DE
VAITKEVITCH, Sergej; DE
HOFMANN, Martin; DE
Vertreter:
DOMPATENT VON KREISLER SELTING WERNER –PARTNERSCHAFT VON PATENTANWÄLTEN UND RECHTSANWÄLTEN MBB; Deichmannhaus am Dom Bahnhofsvorplatz 1 50667 Köln, DE
Prioritätsdaten:
14187533.602.10.2014EP
14191155.230.10.2014EP
Titel (EN) FLASH MEMORY CELL AND METHOD FOR THE PRODUCTION THEREOF
(FR) CELLULE DE MÉMOIRE FLASH ET PROCÉDÉ DE FABRICATION DE CELLE-CI
(DE) FLASH-SPEICHERZELLE UND VERFAHREN ZU IHRER HERSTELLUNG
Zusammenfassung:
(EN) The invention relates to a flash memory cell, which can be written to and erased by applying programming and erasing voltages and can be read out by applying a reading voltage. Said flash memory cell has a semiconductor substrate (16), in the top side (22) of which drain and source connection regions (24, 26) spaced apart from each other are introduced. Furthermore, the flash memory cell has a gate insulation layer. The flash memory cell is also provided with a storage element (34) for electric charge. The storage element (34) is positioned in a non-central manner between the drain and source connection regions (24, 26) and at respective lateral distances therefrom. The flash memory cell has a control-transistor gate electrode (32) for producing a selectively electrically conductive or blocking channel below the control-transistor gate electrode (32), which control-transistor gate electrode bridges the gate insulation layer (30) and surrounds the storage element (34) on all sides and is electrically insulated from the storage element by a dielectric (44, 48), wherein the top side (22) of the semiconductor substrate (16) has a lateral dopant profile below the gate insulation layer (30) in a region between the drain and the source connection region (24, 26), which lateral dopant profile comprises a dopant of a first conduction type in the region under the storage element (34) in order to set a first threshold voltage that lies in the range of the read-out voltage and comprises the first dopant (52) and a second compensation dopant (56) of a second conduction type opposite the first conduction type in the region under the control-transistor gate electrode (32) in order to set a second threshold voltage that is lower than the first threshold voltage.
(FR) L'invention concerne une cellule de mémoire flash qui est inscriptible et effaçable par l'application de tensions de programmation et d'effacement et qui peut être lue par application d'une tension de lecture, laquelle cellule de mémoire flash est pourvue d'un substrat de semi-conducteur (16) dans la face supérieure (22) duquel sont incorporées des zones de raccordement de drain et de source (24, 26) espacées les unes des autres. En outre, la cellule de mémoire flash comprend une couche d'isolation de grille. La cellule de mémoire flash est en outre pourvue d'un élément de mémoire (34) destinée à une charge électrique. L'élément de mémoire (34) est positionné de manière décentré entre les zones de drain et de source (24, 26) et avec une distance latérale respective des deux zones. La cellule de mémoire flash comprend une électrode de grille de transistor de commande (32) qui recouvre la couche d'isolation de grille (30), qui entoure l'élément de mémoire (34) sur tous les côtés et qui est électriquement isolée de celui-ci par un diélectrique (44, 48) pour réaliser un canal au choix électriquement conducteur ou bloquant au-dessous de l'électrode de grille de transistor de commande (32); la face supérieure (22) du substrat de semi-conducteur (16), qui est située au-dessous de la couche d'isolation de grille (30) dans une zone située entre la zone de raccordement de drain et de source (24, 26), a un profil de dopant latéral qui comporte un dopant d'un premier type de conduction pour régler une première tension de seuil, qui est dans la zone de la tension de lecture, dans la zone au-dessous de l'élément de mémoire (34), et le premier dopant (52) et un second dopant de compensation (56), d'un second type de conduction opposé au premier type de conduction, pour régler une seconde tension de seuil, inférieure à la première tension de seuil, dans la zone au-dessous de l'électrode de grille de transistor de commande (32).
(DE) Die Flash-Speicherzelle, die durch Anlegen von Programmier- und Löschspannungen beschreibbar sowie löschbar und durch Anlegen einer Lesespannung auslesbar ist, ist verstehen mit einem Halbleitersubstrat (16), in dessen Oberseite (22) voneinander beabstandete Drain- und Source-Anschlussgebiete (24,26) eingebracht sind. Ferner weist die Flash-Speicherzelle eine Gate-Isolationsschicht auf. Die Flash-Speicherzelle ist ferner mit einem Speicherelement (34) für elektrische Ladung versehen. Das Speicherelement (34) ist dezentral zwischen den Drain- und Source-Anschlussgebieten (24,26) und mit jeweiligem lateralen Abstand zu beiden positioniert. Die Flash-Speicherzelle weist eine die Gate-Isolationsschicht (30) überdeckende, das Speicherelement (34) allseitig umgebende sowie gegenüber diesem durch ein Dielektrikum (44,48) elektrisch isolierte Steuertransistor-Gate-Elektrode (32) zur Erzeugung eines wahlweise elektrisch leitenden oder sperrenden Kanals unterhalb der Steuertransistor-Gate-Elektrode (32) auf, wobei die Oberseite (22) des Halbleitersubstrats (16) unterhalb der Gate-Isolationsschicht (30) in einem Bereich zwischen dem Drain- und dem Source-Anschlussgebiet (24,26) ein laterales Dotierstoffprofil aufweist, das im Bereich unterhalb des Speicherelements (34) zur Einstellung einer ersten Schwellspannung, die im Bereich der Auslesespannung liegt, einen Dotierstoff von einem ersten Leitungstyp und im Bereich unterhalb der Steuertransistor-Gate-Elektrode (32) zur Einstellung einer im Vergleich zur ersten Schwellspannung geringeren zweiten Schwellspannung den ersten Dotierstoff (52) und einen zweiten Kompensationsdotierstoff (56) von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufweist.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)