WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2016050561) OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZU DESSEN HERSTELLUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2016/050561    Internationale Anmeldenummer    PCT/EP2015/071721
Veröffentlichungsdatum: 07.04.2016 Internationales Anmeldedatum: 22.09.2015
IPC:
H01L 33/20 (2010.01), H01L 33/40 (2010.01), H01L 33/46 (2010.01), H01L 33/00 (2010.01), H01L 33/14 (2010.01)
Anmelder: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Erfinder: KLEMP, Christoph; (DE)
Vertreter: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München (DE)
Prioritätsdaten:
10 2014 114 194.6 30.09.2014 DE
Titel (DE) OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZU DESSEN HERSTELLUNG
(EN) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING SAME
(FR) PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE ET PROCÉDÉ DE PRODUCTION CORRESPONDANT
Zusammenfassung: front page image
(DE)Es wird ein optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2) und einem Trägersubstrat (10) beschrieben, wobei die Halbleiterschichtenfolge (2) einen ersten Halbleiterbereich (5) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (3) eines zweiten Leitungstyps und eine zwischen dem ersten Halbleiterbereich (5) und dem zweiten Halbleiterbereich (3) angeordnete aktive Schicht (4) aufweist, und wobei der erste Halbleiterbereich (5) dem Trägersubstrat (10) zugewandt ist. Die Halbleiterschichtenfolge (2) weist erste Ausnehmungen (11), die in dem ersten Halbleiterbereich (5) ausgebildet sind und die aktive Schicht (4) nicht durchtrennen, und zweite Ausnehmungen (12), die zumindest teilweise den ersten Halbleiterbereich (5) und die aktive Schicht (4) durchtrennen, auf, wobei die zweiten Ausnehmungen (12) an eine erste Ausnehmung (11) angrenzen oder zwischen zwei ersten Ausnehmungen (12) angeordnet sind. Weiterhin wird ein Verfahren zur Herstellung des optoelektronischen Halbleiterchips (1) angegeben.
(EN)The invention describes an optoelectronic semiconductor chip (1) having a semiconductor layer sequence (2) and a carrier substrate (10), wherein the semiconductor layer sequence (2) has a first semiconductor region (5) of a first conduction type, a second semiconductor region (3) of a second conduction type, and an active layer (4) arranged between the first semiconductor region (5) and the second semiconductor region (3), and wherein the first semiconductor region (5) faces towards the carrier substrate (10). The semiconductor layer sequence (2) has first recesses (11), which are formed in the first semiconductor region (5) and do not sever the active layer (4), and second recesses (12), which at least partially sever the first semiconductor region (5) and the active layer (4), wherein the second recesses (12) adjoin a first recess (11) or are arranged between two first recesses (12). Furthermore, a method for producing the optoelectronic semiconductor chip (1) is specified.
(FR)L’invention concerne une puce semi-conductrice optoélectronique (1) comprenant une succession de couches semi-conductrices (2) et un substrat de support (10), la succession de couches semi-conductrices (2) comprenant une première zone semi-conductrice (5) d’un premier type de conductivité, une deuxième zone semi-conductrice (3) d’un deuxième type de conductivité et une couche active (4) disposée entre la première zone semi-conductrice (5) et la deuxième zone semi-conductrice (3), et la première zone semi-conductrice (5) étant orientée vers le substrat de support (10). La succession de couches semi-conductrices (2) comprend des premiers évidements (11), qui sont ménagés dans la première zone semi-conductrice (5) et ne coupent pas la couche active (4), et des deuxièmes évidements (12), qui coupent au moins en partie la première zone semi-conductrice (5) et la couche active (4), les deuxièmes évidements (12) étant adjacents à un premier évidement (11) ou étant disposés entre deux premiers évidements (12). L'invention concerne également un procédé de production de la puce semi-conductrice optoélectronique (1).
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)