WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2016050432) VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL VON HALBLEITERCHIPS UND HALBLEITERCHIP
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

Veröff.-Nr.: WO/2016/050432 Internationale Anmeldenummer PCT/EP2015/069958
Veröffentlichungsdatum: 07.04.2016 Internationales Anmeldedatum: 01.09.2015
IPC:
H01L 33/00 (2010.01)
Anmelder: OSRAM OPTO SEMICONDUCTORS GMBH[DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder: GOTSCHKE, Tobias; DE
OFF, Jürgen; DE
PERZLMAIER, Korbinian; DE
Vertreter: ZUSAMMENSCHLUSS NR. 175 - EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Prioritätsdaten:
10 2014 114 109.129.09.2014DE
Titel (EN) METHOD FOR PRODUCING A PLURALITY OF SEMICONDUCTOR CHIPS AND SEMICONDUCTOR CHIP
(FR) PROCÉDÉ DE PRODUCTION D’UNE PLURALITÉ DE PUCES SEMI-CONDUCTRICES ET PUCE SEMI-CONDUCTRICE
(DE) VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL VON HALBLEITERCHIPS UND HALBLEITERCHIP
Zusammenfassung: front page image
(EN) The invention relates to a method for producing a plurality of semiconductor chips (10), comprising the following steps: providing a growth substrate (1), which has a growth surface (1a), which is formed with sapphire; applying a mask material (2) to the growth surface (1a) of the growth substrate (1); structuring the mask material (2) into a mask layer (21) that is contiguous severalfold by introducing openings (22) into the mask material (2), wherein the growth surface (1a) is exposed at the bottom (23) of at least some of the openings (22); applying a semiconductor layer sequence (3) in the openings (22) and on the mask layer (21); singulating at least the semiconductor layer sequence (3) into a plurality of semiconductor chips (10), wherein each semiconductor chip (10) has lateral dimensions (L) and the lateral dimensions (L) are large in comparison with an average distance (A) of the openings (22) to the nearest opening.
(FR) L’invention concerne un procédé de production d’une pluralité de puces semi-conductrices (10), comprenant les étapes suivantes : - la fourniture d’un substrat de croissance (1), qui comporte une surface de croissance (1a) formée avec un saphir, - l’application d’un matériau de masque (2) sur la surface de croissance (1a) du substrat de croissance (1), - la structuration du matériau de masque (2) pour obtenir une couche de masque (21) plusieurs fois continue par la formation d’ouvertures (22) dans le matériau de masque (2), la surface de croissance (1a) étant mise à nue sur le fond (23) d’au moins certaines des ouvertures (22), - l’application d’une succession de couches semi-conductrices (3) dans les ouvertures (22) et sur la couche de masque (21), - l’individualisation d’au moins la succession de couches semi-conductrices (3) pour obtenir une pluralité de puces semi-conductrices (10), chaque puce semi-conductrice (10) présentant des dimensions latérales (L) et les dimensions latérales (L) étant importantes par rapport à un écart moyen (A) entre les ouvertures (22) et l’ouverture la plus proche.
(DE) Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips (10) angegeben, mit den folgenden Schritten: - Bereitstellen eines Aufwachssubstrats (1), das eine Aufwachsfläche (1a) aufweist, die mit Saphir gebildet ist, - Aufbringen eines Maskenmaterials (2) auf die Aufwachsfläche (1a) des Aufwachssubstrats (1), - Strukturieren des Maskenmaterials (2) zu einer mehrfach zusammenhängenden Maskenschicht (21) durch Einbringen von Öffnungen (22) in das Maskenmaterial (2), wobei am Boden (23) zumindest mancher der Öffnungen (22) die Aufwachsfläche (1a) freigelegt wird, - Aufbringen einer Halbleiterschichtenfolge (3) in die Öffnungen (22) und auf die Maskenschicht (21), - Vereinzeln zumindest der Halbleiterschichtenfolge (3) zu einer Vielzahl von Halbleiterchips (10), wobei jeder Halbleiterchip (10) laterale Abmessungen (L) aufweist und die lateralen Abmessungen (L) groß sind gegen einen mittleren Abstand (A) der Öffnungen (22) zur nächstliegenden Öffnung.
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)