WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2013120680) HALBLEITERANORDNUNG FÜR EINEN STROMSENSOR IN EINEM LEISTUNGSHALBLEITER
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2013/120680    Internationale Anmeldenummer    PCT/EP2013/051415
Veröffentlichungsdatum: 22.08.2013 Internationales Anmeldedatum: 25.01.2013
IPC:
H01L 27/02 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01), H01L 29/06 (2006.01)
Anmelder: ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart (DE)
Erfinder: JACKE, Thomas; (DE).
HOEHR, Timm; (DE).
PLUNTKE, Christian; (DE)
Prioritätsdaten:
10 2012 202 180.9 14.02.2012 DE
Titel (DE) HALBLEITERANORDNUNG FÜR EINEN STROMSENSOR IN EINEM LEISTUNGSHALBLEITER
(EN) SEMICONDUCTOR ARRANGEMENT FOR A CURRENT SENSOR IN A POWER SEMICONDUCTOR
(FR) ENSEMBLE À SEMI-CONDUCTEURS D'UN CAPTEUR DE COURANT DISPOSÉ DANS UN SEMI-CONDUCTEUR DE PUISSANCE
Zusammenfassung: front page image
(DE)Die Erfindung betrifft eine Halbleiteranordnung für einen Stromsensor in einem Leistungshalbleiter, die auf einem Substrat (1) eine Mehrfachanordnung von Transistorzellen (2) mit isolierter Gate-Elektrode umfasst, deren Emitteranschlüsse (10) in einem ersten Bereich (12) über eine erste leitfähige Schicht (16) mit wenigstens einem Ausgangsanschluss (25) verbunden sind und deren Emitteranschlüsse (10) in einem zweiten Bereich (13) über eine zweite leitfähige Schicht (17) mit wenigstens einem Sensoranschluss (18) verbunden sind, der außerhalb einer ersten Zellengebietsgrenze (14) angeordnet ist, die die Transistorzellen (2) des ersten Bereichs (12) und die Transistorzellen (2) des zweiten Bereichs (13) umschließt, wobei zwischen den Transistorzellen (2) des zweiten Bereichs (13) und dem Sensoranschluss (18) eine zur ersten Zellengebietsgrenze (14) gehörende Grabenstruktur ausgebildet ist, an die sich in Richtung zu einem Außenrand des Substrats (1) ein mit der ersten leitfähigen Schicht (16) verbundene dotierte Schicht (15) anschließt.
(EN)The invention relates to a semiconductor arrangement for a current sensor in a power semiconductor, which arrangement comprises, on a substrate (1), a multiple arrangement of transistor cells (2) with an insulated gate electrode, the emitter connections (10) of which in a first region (12) are connected to at least one output connection (25) via a first conductive layer (16) and the emitter connections (10) of which in a second region (13) are connected to at least one sensor connection (18) via a second conductive layer (17), which sensor connection is arranged outside a first cell region boundary (14) which surrounds the transistor cells (2) of the first region (12) and the transistor cells (2) of the second region (13), wherein a trench structure belonging to the first cell region boundary (14) is formed between the transistor cells (2) of the second region (13) and the sensor connection (18) and is adjoined, in the direction of an outer edge of the substrate (1), by a doped layer (15) connected to the first conductive layer (16).
(FR)La présente invention concerne un ensemble à semi-conducteurs d'un capteur de courant disposé dans un semi-conducteur de puissance comportant sur un substrat (1) un réseau de cellules de transistor (2) comprenant une électrode de grille dont les bornes d'émetteur (10) sont raccordées par l'intermédiaire d'une première couche conductrice (16) dans une première région (12) à au moins une borne de sortie (25) et dont les bornes d'émetteur (10) sont raccordées par l'intermédiaire d'une deuxième couche conductrice (17) dans une deuxième région (13) à au moins une borne de capteur (18) disposée à l'extérieur d'une première limite de zone de cellules (14) comprenant les cellules de transistor (2) de la première région (12) et les cellules du transistor (2) de la deuxième région (13), une structure de tranchée appartenant à la première limite de zone de cellules (14) étant formée entre les cellules de transistor (2) de la deuxième région (13) et de la borne de capteur (18), à laquelle est raccordée une couche dopée (15) reliée à la première couche conductrice (16) en direction du bord extérieur du substrat (1).
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)