In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2011134762 - COPROZESSOR MIT AUFGABENABLAUFSTEUERUNG

Veröffentlichungsnummer WO/2011/134762
Veröffentlichungsdatum 03.11.2011
Internationales Aktenzeichen PCT/EP2011/055305
Internationales Anmeldedatum 06.04.2011
IPC
G06F 9/38 2006.01
GSektion G Physik
06Datenverarbeitung; Rechnen oder Zählen
FElektrische digitale Datenverarbeitung
9Anordnungen zur Programmsteuerung, z.B. Steuerwerke
06mit gespeicherten Programmen, d.h. der interne Speicher des Digitalrechners kann Programme aufnehmen oder speichern
30Anordnungen zur Durchführung von Maschinenbefehlen, z.B. Befehlsdecodierung
38Parallele oder verzahnte Befehlsverarbeitung, z.B. Pipeline , Vorausschau
G06F 15/78 2006.01
GSektion G Physik
06Datenverarbeitung; Rechnen oder Zählen
FElektrische digitale Datenverarbeitung
15Digitalrechner allgemein; Datenverarbeitungsanlagen allgemein
76Architekturen von Universalrechnern mit gespeichertem Programm
78mit einer zentralen Verarbeitungseinheit
CPC
G06F 15/76
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
76Architectures of general purpose stored program computers
G06F 9/3851
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3851from multiple instruction streams, e.g. multistreaming
G06F 9/3879
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3877using a slave processor, e.g. coprocessor
3879for non-native instruction execution, e.g. executing a command; for Java instruction set
Anmelder
  • ROBERT BOSCH GMBH [DE]/[DE] (AllExceptUS)
  • HAYEK, Jan [DE]/[DE] (UsOnly)
Erfinder
  • HAYEK, Jan
Gemeinsamer Vertreter
  • ROBERT BOSCH GMBH
Prioritätsdaten
10 2010 028 227.827.04.2010DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) COPROZESSOR MIT AUFGABENABLAUFSTEUERUNG
(EN) COPROCESSOR HAVING TASK SEQUENCE CONTROL
(FR) COPROCESSEUR À COMMANDE DU DÉROULEMENT DES TÂCHES
Zusammenfassung
(DE)
Ein Coprozessor (10) mit einer Verarbeitungseinheit (11) zur Abarbeitung (24) von Aufgaben in einem Datenverarbeitungssystem (100) nach Maßgabe wenigstens eines Hauptprozessors (20) wird vorgeschlagen, der wenigstens ein Speichermodul (12) mit den Aufgaben jeweils zuordenbaren Speicherbereichen zur Speicherung (21) von den Aufgaben zugeordneten Daten (D) und einen Pufferbereich (13) zum Puffern (22) von den Aufgaben zugeordneten Anweisungen aufweist, wobei die Anweisungen Abarbeitungsanweisungen beinhalten und die in dem Speichermodul (12) gespeicherten (21) Daten auf Grundlage der Abarbeitungsanweisungen bei einem Abruf der Abarbeitungsanweisungen aus dem Pufferbereich (13) abarbeitbar (24) sind.
(EN)
The invention relates to a coprocessor (10) comprising a processing unit (11) for processing (24) tasks in a data processing system (100) in accordance with at least one primary processor (20). Said coprocessor has at least one memory module (12) comprising the tasks of respectively allocatable memory regions for saving (21) data (D) allocated by the tasks and a buffer region (13) for buffering (22) instructions allocated by the tasks, wherein the instructions contain processing instructions and the data saved (21) in the memory module (12) can be processed (24) on the basis of the processing instructions when the processing instructions are retrieved from the buffer region (13).
(FR)
L'invention concerne un coprocesseur (10) équipé d'une unité de traitement (11) servant à exécuter (24) les tâches dans un système de traitement de données (100) conformément à au moins un processeur principal (20). Ledit coprocesseur comprend au moins un module de mémoire (12) comportant des zones de mémoire pouvant être allouées respectivement aux tâches concernées et servant à stocker (21) les données (D) allouées aux tâches et une zone de mémoire tampon (13) pour mettre en mémoire tampon (22) des instructions allouées auxdites tâches, les instructions contenant des consignes d'exécution et les données stockées (21) dans le module de mémoire (12) pouvant être traitées (24) sur la base des consignes d'exécution lorsque des consignes d'exécution stockées dans la zone de mémoire tampon (13) sont demandées.
Auch veröffentlicht als
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten