WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2011051499) VERFAHREN ZUR HERSTELLUNG VON SILIZIUM-HALBLEITERSCHEIBEN MIT EINER SCHICHT ZUR INTEGRATION VON III-V HALBLEITERBAUELEMENTEN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2011/051499    Internationale Anmeldenummer    PCT/EP2010/066642
Veröffentlichungsdatum: 05.05.2011 Internationales Anmeldedatum: 02.11.2010
Antrag nach Kapitel 2 eingegangen:    29.08.2011    
IPC:
H01L 21/02 (2006.01)
Anmelder: X-FAB SEMICONDUCTOR FOUNDRIES AG [DE/DE]; Haarbergstrasse 67 99097 Erfurt (DE) (For All Designated States Except US).
KITTLER, Gabriel [DE/DE]; (DE) (For US Only).
LERNER, Ralf [DE/DE]; (DE) (For US Only)
Erfinder: KITTLER, Gabriel; (DE).
LERNER, Ralf; (DE)
Vertreter: LEONHARD, Frank, Reimund; Leonhard Olgemoeller Fricke Postfach 10 09 62 80083 Muenchen (DE)
Prioritätsdaten:
10 2009 051 520.8 31.10.2009 DE
Titel (DE) VERFAHREN ZUR HERSTELLUNG VON SILIZIUM-HALBLEITERSCHEIBEN MIT EINER SCHICHT ZUR INTEGRATION VON III-V HALBLEITERBAUELEMENTEN
(EN) METHOD FOR PRODUCING SILICON SEMICONDUCTOR WAFERS COMPRISING A LAYER FOR INTEGRATING III-V SEMICONDUCTOR COMPONENTS
(FR) PROCÉDÉ DE FABRICATION DE TRANCHES DE SEMICONDUCTEUR DE SILICIUM AVEC UNE COUCHE POUR L'INTÉGRATION DE COMPOSANTS SEMICONDUCTEURS III-V
Zusammenfassung: front page image
(DE)Es wird ein Verfahren zur Herstellung von Siliziumhalbleiterscheiben und Bauelementen mit Schichtstrukturen von Ill-V-Schichten zur Integration von IIl-V Halbleiterbauelementen beschrieben. Es werden SOI-Silizium-Halbleiterscheiben mit unterschiedlicher Substratorientierung eingesetzt, und die III-V-Halbleiterschichten werden in durch Ätzen erzeugten Gruben (28, 43, 70) innerhalb von bestimmten, elektrisch voneinander isolierten Bereichen (38, 39) der aktiven Halbleiterschicht (24, 42) mittels Abdeckschicht(en) (29) unter Einsatz von MOCVD-Verfahren erzeugt.
(EN)The invention relates to a method for producing silicon semiconductor wafers and components having layer structures of III-V layers for integrating III-V semiconductor components. The method employs SOI silicon semiconductor wafers having varying substrate orientations, and the III-V semiconductor layers are produced in trenches (28, 43, 70) produced by etching within certain regions (38, 39), which are electrically insulated from each other, of the active semiconductor layer (24, 42) by means of a cover layer or cover layers (29) using MOCVD methods.
(FR)L'invention concerne un procédé de fabrication de tranches de semiconducteur de silicium et de composants présentant des structures de couches III-V pour l'intégration de composants semiconducteurs III-V. On utilise des tranches de semiconducteur de silicium SOI présentant différentes orientations de substrat, les couches semiconductrices III-V étant réalisées dans des tranchées (28, 43, 70) façonnées par morsure, à l'intérieur de certaines zones (38, 39) électriquement isolées les unes des autres de la couche semiconductrice active (24, 42), au moyen d'une ou de plusieurs couches de couverture (29), par des procédés MOCVD.
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)