Rückmeldung
Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2010072492 - CHIPAUFBAU MIT EINGEBAUTER SICHERUNG UND VERFAHREN ZU SEINER HERSTELLUNG

PermaLink
Veröffentlichungsnummer WO/2010/072492
Veröffentlichungsdatum 01.07.2010
Internationales Aktenzeichen PCT/EP2009/065652
Internationales Anmeldedatum 23.11.2009
Antrag nach Kapitel 2 eingegangen 21.10.2010
IPC
H01H 37/76 2006.1
HSektion H Elektrotechnik
01Grundlegende elektrische Bauteile
HElektrische Schalter; Relais; Wählschalter; Schutzvorrichtungen für Notfälle oder Störungsfälle
37Durch Wärme betätigte Schalter
74Schalter, bei denen nur die Öffnungsbewegung oder nur die Schließbewegung eines Kontakts durch Erwärmen oder Abkühlen bewirkt wird
76Kontaktglied, das durch Schmelzen eines schmelzbaren, durch Verbrennen eines brennbaren oder durch Bersten eines explosiven Materials betätigt wird
H01L 23/525 2006.1
HSektion H Elektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23Einzelheiten von Halbleiterbauelementen oder anderen Festkörperbauelementen
52Anordnungen zur Stromleitung innerhalb des im Betrieb befindlichen Bauelements von einem Schaltungselement zum anderen
522einschließlich externer Verbindungsleitungen, die aus einer mehrschichtigen Anordnung aus leitenden und isolierenden Schichten aufgebaut und untrennbar an dem Halbleiterkörper angebracht sind
525mit anpassbaren Verbindungsleitungen
CPC
H01L 2224/05554
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0555Shape
05552in top view
05554being square
H01L 2224/49113
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
49of a plurality of wire connectors
491Disposition
4911the connectors being bonded to at least one common bonding area, e.g. daisy chain
49113the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
H01L 23/3114
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3114the device being a chip scale package, e.g. CSP
H01L 23/5256
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
525with adaptable interconnections
5256comprising fuses, i.e. connections having their state changed from conductive to non-conductive
H01L 24/49
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
24Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
49of a plurality of wire connectors
H01L 2924/00014
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
00014the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Anmelder
  • AUSTRIAMICROSYSTEMS AG [AT]/[AT] (AllExceptUS)
  • ILZER, Karl [AT]/[AT] (UsOnly)
  • MINIXHOFER, Rainer [AT]/[AT] (UsOnly)
  • MANNINGER, Mario [AT]/[AT] (UsOnly)
Erfinder
  • ILZER, Karl
  • MINIXHOFER, Rainer
  • MANNINGER, Mario
Vertreter
  • EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH
Prioritätsdaten
10 2008 064 428.522.12.2008DE
Veröffentlichungssprache Deutsch (de)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) CHIPAUFBAU MIT EINGEBAUTER SICHERUNG UND VERFAHREN ZU SEINER HERSTELLUNG
(EN) CHIP DESIGN HAVING INTEGRATED FUSE AND METHOD FOR THE PRODUCTION THEREOF
(FR) STRUCTURE DE PUCE AVEC FUSIBLE INTÉGRÉ ET SON PROCÉDÉ DE FABRICATION
front page image
Zusammenfassung
(DE) Ein Chipaufbau (1) umfasst einen externen Versorgungsanschluss (VBAT), einen internen Versorgungsanschluss (VDD), eine integrierte Schaltung (2), die zur Spannungsversorgung mit dem internen Versorgungsanschluss (VDD) gekoppelt ist, und eine Sicherung (3), die den internen Versorgungsanschluss (VDD) elektrisch mit dem externen Versorgungsanschluss (VBAT) verbindet und innerhalb des Chipaufbaus (1) angeordnet ist.
(EN) The invention relates to a chip design (1) comprising an external supply connection (VBAT), an internal supply connection (VDD), an integrated circuit (2) that is coupled to the internal supply connection (VDD) for voltage supply, and a fuse (3) that electrically connects the internal supply connection (VDD) to the external supply connection (VBAT) and is arranged within the chip design (1).
(FR) L'invention concerne une structure de puce (1) avec un raccordement extérieur d'alimentation (VBAT), un raccordement intérieur d'alimentation (VDD), un circuit intégré (2) qui est couplé au raccordement intérieur d'alimentation (VDD) pour assurer l'alimentation en tension, et un fusible (3) qui relie électriquement le raccordement intérieur d'alimentation (VDD) avec le raccordement extérieur d'alimentation (VBAT) et qui est disposé à l'intérieur de la structure de puce (1).
Verwandte Patentdokumente
DE102008064428
US20120104605
JP2012513078
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten
# -