WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2010026145) MIKROPROZESSOR MIT PIPELINEBLASEN-ERFASSUNGSEINRICHTUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2010/026145    Internationale Anmeldenummer    PCT/EP2009/061299
Veröffentlichungsdatum: 11.03.2010 Internationales Anmeldedatum: 01.09.2009
IPC:
G06F 9/30 (2006.01), G06F 9/38 (2006.01), G06F 11/34 (2006.01)
Anmelder: CONTINENTAL TEVES AG & CO. OHG [DE/DE]; Guerickestraße 7 60488 Frankfurt (DE) (For All Designated States Except US).
KIRSCHBAUM, Andreas [DE/DE]; (DE) (For US Only).
KABULEPA, Lukusa Didier [DE/DE]; (DE) (For US Only)
Erfinder: KIRSCHBAUM, Andreas; (DE).
KABULEPA, Lukusa Didier; (DE)
Allgemeiner
Vertreter:
CONTINENTAL TEVES AG & CO. OHG; Guerickestraße 7 60488 Frankfurt (DE)
Prioritätsdaten:
10 2008 045 767.1 04.09.2008 DE
Titel (DE) MIKROPROZESSOR MIT PIPELINEBLASEN-ERFASSUNGSEINRICHTUNG
(EN) MICROPROCESSOR WITH PIPELINE BUBBLE DETECTION DEVICE
(FR) MICROPROCESSEUR AVEC DISPOSITIF DE DÉTECTION DE BULLES DE PIPELINE
Zusammenfassung: front page image
(DE)Mikroprozessor, umfassend eine Pipeline-Mikroarchitektur (1) und eine Pipelineblasen-Erfassungseinrichtung (2), wobei die Pipelineblasen-Erfassungseinrichtung (2) eine Minimal-Abarbeitungstaktzyklen-Ermittlungseinheit (3) zur Ermittlung einer minimalen und/oder optimalen Anzahl an Abarbeitungstaktzyklen eines oder mehrerer Programmbefehle aufweist, die die Pipeline-Mikroarchitektur (1) durchlaufen und/oder von dieser bearbeitet werden.
(EN)Microprocessor, comprising a pipeline microarchitecture (1) and a pipeline bubble detection device (2), wherein the pipeline bubble detection device (2) comprises a minimum processing timing cycle determination unit (3) for determining a minimum and/or optimum number of processing timing cycles of one or more program commands, said cycles running through the pipeline microarchitecture (1) and/or being processed thereby.
(FR)L'invention concerne un microprocesseur possédant une micro-architecture à pipeline (1) et un dispositif de détection de bulles de pipeline (2). Le dispositif de détection de bulles de pipeline (2) comprend une unité de détermination du nombre minimal de cycles d'exécution (3) destinée à déterminer un nombre minimal et/ou optimal de cycles d'exécution d'une ou plusieurs instructions de programme qui parcourent la micro-architecture à pipeline (1) et/ou sont exécutées par celle-ci.
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)