Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2009143550) VERFAHREN ZUR INTEGRATION WENIGSTENS EINES ELEKTRONISCHEN BAUTEILS IN EINE LEITERPLATTE SOWIE LEITERPLATTE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2009/143550 Internationale Anmeldenummer PCT/AT2009/000224
Veröffentlichungsdatum: 03.12.2009 Internationales Anmeldedatum: 29.05.2009
Antrag nach Kapitel 2 eingegangen: 11.12.2009
IPC:
H05K 1/18 (2006.01)
H Elektrotechnik
05
Elektrotechnik, soweit nicht anderweitig vorgesehen
K
Gedruckte Schaltungen; Gehäuse oder konstruktive Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
1
Gedruckte Schaltungen
18
Gedruckte Schaltungen, die baulich mit nichtgedruckten elektrischen Schaltelementen vereinigt sind
Anmelder:
AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKTIENGESELLSCHAFT [AT/AT]; Fabriksgasse 13 A-8700 Leoben-Hinterberg, AT (AllExceptUS)
WEICHSLBERGER, Günther [AT/AT]; AT (UsOnly)
KRIECHBAUM, Arno [AT/AT]; AT (UsOnly)
MORIANZ, Mike [AT/AT]; AT (UsOnly)
HASLEBNER, Nikolai [AT/AT]; AT (UsOnly)
STAHR, Johannes [AT/AT]; AT (UsOnly)
HARING, Fritz [AT/AT]; AT (UsOnly)
FREYDL, Gerhard [AT/AT]; AT (UsOnly)
KOERTVELYESSY, Andrea [AT/AT]; AT (UsOnly)
BEESLEY, Mark [UA/AT]; AT (UsOnly)
ZLUC, Andreas [AT/AT]; AT (UsOnly)
SCHRITTWIESER, Wolfgang [AT/AT]; AT (UsOnly)
Erfinder:
WEICHSLBERGER, Günther; AT
KRIECHBAUM, Arno; AT
MORIANZ, Mike; AT
HASLEBNER, Nikolai; AT
STAHR, Johannes; AT
HARING, Fritz; AT
FREYDL, Gerhard; AT
KOERTVELYESSY, Andrea; AT
BEESLEY, Mark; AT
ZLUC, Andreas; AT
SCHRITTWIESER, Wolfgang; AT
Vertreter:
MIKŠOVSKY, Alexander; Patentanwalt Mikšovsky KG Garnisongasse 4 Postfach (POB) 32 A-1096 Wien, AT
Prioritätsdaten:
GM 313/200830.05.2008AT
Titel (DE) VERFAHREN ZUR INTEGRATION WENIGSTENS EINES ELEKTRONISCHEN BAUTEILS IN EINE LEITERPLATTE SOWIE LEITERPLATTE
(EN) METHOD FOR INTEGRATING AT LEAST ONE ELECTRONIC COMPONENT INTO A PRINTED CIRCUIT BOARD, AND PRINTED CIRCUIT BOARD
(FR) PROCÉDÉ POUR INTÉGRER AU MOINS UN COMPOSANT ÉLECTRONIQUE DANS UN CIRCUIT IMPRIMÉ ET CIRCUIT IMPRIMÉ
Zusammenfassung:
(DE) Bei einem Verfahren zur Integration wenigstens eines elektronischen Bauteils in eine Leiterplatte, sind die folgenden Schritte vorgesehen: Bereitstellen einer Schicht (4) einer Leiterplatte zur Abstützung des elektronischen Bauteils (1, 2, 3), Aufbringen eines Klebers (5) auf eine Oberfläche der Schicht (4), Festlegen des elektronischen Bauteils (1, 2, 3) auf der Schicht (4) mittels des Klebers (5), Aufbringen bzw. Anordnen wenigstens einer elektrisch leitenden Schicht (8) auf bzw. an dem Bauteil (1, 2, 3) an der vom Kleber (5) abgewandten Seite bzw. Oberfläche, und Strukturieren der elektrisch leitenden Schicht (8) entsprechend den Kontakten (7) des elektronischen Bauteils (1, 2, 3) und/oder entsprechend auf der Leiterplatte auszubildenden Leiterbahnen. Darüber hinaus wird eine entsprechend diesem Verfahren hergestellte Leiterplatte zur Verfügung gestellt.
(EN) In a method for integrating at least one electronic component into a printed circuit board, the following steps are provided: providing a layer (4) of a printed circuit board for supporting the electronic component (1, 2, 3), applying an adhesive (5) to a surface of the layer (4), fixing the electronic component (1, 2, 3) on the layer (4) by means of the adhesive (5), applying or arranging at least one electrically conductive layer (8) on or at the component (1, 2, 3) at the side or surface remote from the adhesive (5), and patterning the electrically conductive layer (8) in accordance with the contacts (7) of the electronic component (1, 2, 3) and/or in accordance with conductor tracts to be formed on the printed circuit board. A printed circuit board produced in accordance with this method is furthermore provided.
(FR) L'invention concerne un procédé pour intégrer au moins un composant électronique dans un circuit imprimé qui comprend les étapes suivantes : réalisation d'une couche (4) d'un circuit imprimé destinée à supporter le composant électronique (1, 2, 3), application d'un adhésif (5) sur une surface de la couche (4), fixation du composant électronique (1, 2, 3) sur la couche (4) au moyen de l'adhésif (5), application ou disposition d'au moins une couche électriquement conductrice (8) sur ou contre le composant (1, 2, 3) sur le côté ou la surface à l'opposé de l'adhésif (5) et structuration de la couche électriquement conductrice (8) en fonction des contacts (7) du composant électronique (1, 2, 3) et/ou en fonction des pistes conductrices à façonner sur le circuit imprimé. L'invention concerne en plus de cela un circuit imprimé fabriqué conformément à ce procédé.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Europäisches Patentamt (EPA) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)
Auch veröffentlicht als:
EP2286644JP2011522403US20110069448ES2392924CN102090155JP2014090201
US20140307403KR1020110018883