WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2009036969) ELEKTRONISCHES SYSTEM UND VERFAHREN ZUR HERSTELLUNG EINES DREIDIMENSIONALEN ELEKTRONISCHEN SYSTEMS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2009/036969    Internationale Veröffentlichungsnummer:    PCT/EP2008/007776
Veröffentlichungsdatum: 26.03.2009 Internationales Anmeldedatum: 17.09.2008
Antrag nach Kapitel 2 eingegangen:    20.07.2009    
IPC:
H01L 21/768 (2006.01), H01L 23/48 (2006.01)
Anmelder: FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. [DE/DE]; Hansastrasse 27 c 80686 München (DE) (For All Designated States Except US).
RAMM, Peter [DE/DE]; (DE) (For US Only).
KLUMPP, Armin [DE/DE]; (DE) (For US Only)
Erfinder: RAMM, Peter; (DE).
KLUMPP, Armin; (DE)
Vertreter: SCHENK, Markus; Schoppe, Zimmermann, Stöckeler & Zinkler, Postfach 246, 82043 Pullach bei München (DE)
Prioritätsdaten:
10 2007 044 685.5 19.09.2007 DE
Titel (DE) ELEKTRONISCHES SYSTEM UND VERFAHREN ZUR HERSTELLUNG EINES DREIDIMENSIONALEN ELEKTRONISCHEN SYSTEMS
(EN) ELECTRONIC SYSTEM, AND METHOD FOR MANUFACTURING A THREE-DIMENSIONAL ELECTRONIC SYSTEM
(FR) SYSTÈME ÉLECTRONIQUE ET PROCÉDÉ POUR FABRIQUER UN SYSTÈME ÉLECTRONIQUE TRIDIMENSIONNEL
Zusammenfassung: front page image
(DE)Ein Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems umfasst: ein Bereitstellen einer ersten integrierten Schaltungsstruktur in einem ersten Substrat (110), wobei die erste integrierte Schaltungsstruktur eine Kontaktfläche (150) an einer ersten Hauptseite (117) des ersten Substrats (110) aufweist; ein Bereitstellen eines zweiten Substrats (210) mit einer Hauptseite (215); ein Bilden eines vertikalen Kontaktbereichs (240) in dem zweiten Substrat (210). Daran anschließend umfasst das Verfahren ein Bilden einer Halbleiterschicht (212) auf der Hauptseite (215) des zweiten Substrats (210); ein Bilden eines Halbleiterbauelements einer zweiten integrierten Schaltungsstruktur in dem zweiten Substrat (210) mit der Halbleiterschicht (212); ein Entfernen von Substratmaterial von einer der Hauptseite (215) gegenüberliegenden Seite (217) des zweiten Substrats (210), so dass der vertikale Kontaktbereich (240) an der gegenüberliegenden Seite (217) elektrisch freigelegt wird; ein aufeinander Anordnen des ersten und zweiten Substrats (110, 210) unter Ausrichtung des vertikalen Kontaktbereichs (240) mit der Kontaktfläche (150), so dass ein elektrisches Verbinden zwischen der ersten und zweiten integrierten Schaltungsstruktur über den vertikalen Kontaktbereich (240) und der Kontaktfläche (150) hergestellt wird.
(EN)A method for manufacturing a three-dimensional electronic system comprises: provision of a first integrated circuit structure in a first substrate (110), wherein the first integrated circuit structure has a contact face (150) on a first main side (117) of the first substrate (110); provision of a second substrate (210) having a main side (215); formation of a vertical contact region (240) in the second substrate (210). Next, the method comprises formation of a semiconductor layer (212) on the main side (215) of the second substrate (210); formation of a semiconductor component of a second integrated circuit structure in the second substrate (210) with the semiconductor layer (212); removal of substrate material from a side (217) of the second substrate (210) that is opposite the main side (215), so that the vertical contact region (240) is electrically exposed on the opposite side (217); arrangement of the first and second substrates (110, 210) on one another so as to orient the vertical contact region (240) to the contact face (150), so that electrical connection is set up between the first and second integrated circuit structures via the vertical contact region (240) and the contact face (150).
(FR)Un procédé pour fabriquer un système électronique tridimensionnel comprend les étapes suivantes : la mise à disposition d'une première structure de circuit intégrée dans un premier substrat (110), la première structure de circuit intégrée comportant une surface de contact (150) sur une première face principale (117) du premier substrat (110) ; la mise à disposition d'un deuxième substrat (210) ayant une face principale (215) ; la formation d'une zone de contact verticale (240) dans le deuxième substrat (210). Ensuite, le procédé comprend les étapes suivantes : la formation d'une couche semi-conductrice (212) sur la face principale (215) du deuxième substrat (210) ; la formation d'un élément semi-conducteur d'une deuxième structure de circuit intégrée dans le deuxième substrat (210) ayant la couche semi-conductrice (212) ; le retrait du matériau de substrat d'une face (217) du deuxième substrat (210) opposée à la face principale (215), afin que la zone de contact verticale (240) sur la face opposée (217) soit électriquement dégagée ; l'agencement des premier et deuxième substrats (110, 210) afin qu'ils soient superposés, en alignant la zone de contact verticale (240) sur la surface de contact (150), de sorte qu'une liaison électrique soit créée entre les première et deuxième structures de circuit intégrées sur la zone de contact verticale (240) et la surface de contact (150).
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)