Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2006090445) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2006/090445 Internationale Anmeldenummer PCT/JP2005/002908
Veröffentlichungsdatum: 31.08.2006 Internationales Anmeldedatum: 23.02.2005
IPC:
H01L 27/12 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 21/8244 (2006.01) ,H01L 27/08 (2006.01) ,H01L 27/11 (2006.01) ,H01L 29/786 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
02
mit Halbleiterschaltungselementen, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; mit integrierten passiven Schaltungselementen mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht
12
wobei das Substrat kein Halbleiterkörper ist, z.B. ein isolierender Körper
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
30
Behandlung von Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht von H01L21/20-H01L21/26152
31
zur Bildung isolierender Schichten auf Halbleiterkörpern, z.B. für Maskierungszwecke oder bei Verwendung fotolithografischer Techniken; Nachbehandlung dieser Schichten; Auswahl von Materalien für diese Schichten
3205
Aufbringen nicht isolierender Schichten, z.B. leitender Schichten oder Widerstandsschichten auf isolierende Schichten; Nachbehandlung dieser Schichten
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
77
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind
78
mit nachfolgender Unterteilung des Substrats in eine Vielzahl einzelner Bauelemente
82
zur Herstellung von Bauelementen, die jeweils aus einer Vielzahl von Schaltungselementen bestehen, z.B. integrierte Schaltungen
822
wobei das Substrat ein Halbleiter ist und Silicium-Technologie verwendet wird
8232
Feldeffekt-Technologie
8234
MIS-Technologie
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
77
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind
78
mit nachfolgender Unterteilung des Substrats in eine Vielzahl einzelner Bauelemente
82
zur Herstellung von Bauelementen, die jeweils aus einer Vielzahl von Schaltungselementen bestehen, z.B. integrierte Schaltungen
822
wobei das Substrat ein Halbleiter ist und Silicium-Technologie verwendet wird
8232
Feldeffekt-Technologie
8234
MIS-Technologie
8239
Speicher-Strukturen
8244
Strukturen für statische RAM-Speicher [SRAM]
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
02
mit Halbleiterschaltungselementen, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; mit integrierten passiven Schaltungselementen mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht
04
wobei das Substrat aus einem Halbleiterkörper besteht
08
ausschließlich mit Halbleiterschaltungselementen einer Art
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
02
mit Halbleiterschaltungselementen, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; mit integrierten passiven Schaltungselementen mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht
04
wobei das Substrat aus einem Halbleiterkörper besteht
10
mit einer Mehrzahl einzelner Schaltungselemente in sich wiederholender Konfiguration
105
mit Feldeffekt- Schaltungselementen
11
Strukturen für statische RAM-Speicher
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
786
Dünnfilm-Transistoren
Anmelder:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
福留 秀暢 FUKUTOME, Hidenobu [JP/JP]; JP (UsOnly)
Erfinder:
福留 秀暢 FUKUTOME, Hidenobu; JP
Vertreter:
横山 淳一 YOKOYAMA, Junichi; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa c/o Fujitsu Limited, 1-1 Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588, JP
Prioritätsdaten:
Titel (EN) SEMICONDUCTOR CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
(JA) 半導体回路装置及びその半導体回路装置の製造方法
Zusammenfassung:
(EN) To provide a semiconductor integrated circuit device, which has components of a fin-type FET suited for a high integration LSI and formed on a supporting substrate and which uses wires buried in trenches of the supporting substrate for connecting the components, and a method for manufacturing the semiconductor integrated circuit device. The semiconductor integrated circuit device comprises a MOS transistor element or the fin-type FET having a stereoscopic isolation area of silicon formed on a supporting substrate and a gate electrode formed on the surface of the stereoscopic isolation area of silicon, buried wires buried in trenches formed in self-alignment in the stereoscopic isolation area of silicon of the supporting substrate, and on-substrate wires on the supporting substrate. The MOS transistor elements are connected by the buried wires and the on-subsrate wires.
(FR) L’invention a trait à un dispositif de circuit intégré à semi-conducteur, lequel possède des composants d'un transistor à effet de champ (FET) de type à ailette adaptés pour une LSI de forte intégration et qui est formé sur un substrat support et utilise des câbles enterrés en tranchées dans le substrat support pour connecter les composants. L’invention décrit également un procédé de fabrication du dispositif de circuit intégré à semi-conducteurs. Le dispositif de circuit intégré à semi-conducteur comprend un élément transistor MOS ou un FET à ailette possédant une zone d'isolation stéréoscopique formée sur un support de substrat, ainsi qu'une électrode de grille formée sur la surface du support en silicium de la zone d'isolation stéréoscopique, des fibles enterrés en tranchées formées en alignement sur la surface en silicium de la zone d'isolation stéréoscopique du substrat support et des fils posés sur le substrat support. Les éléments de transistor MOS sont connectés par les fils enterrés et les fils posés sur le substrat.
(JA)  本発明の課題は、高集積LSIに好適な、支持基板上に形成されたfin型FETを構成素子として有する半導体集積回路装置及びその製造方法に関するものであり、構成素子間を接続するのに、支持基板中の溝に埋め込まれた配線を用いた半導体集積回路装置及びその製造方法を提供することを目的とする。  上記の課題を解決するため、支持基板上に形成されたシリコンの立体孤立領域と前記シリコンの立体孤立領域の表面に形成されたゲート電極とを有するMOSトランジスタ素子、すなわち、fin型FETと、その支持基板中、シリコンの立体孤立領域に自己整合的に形成された溝に、埋め込まれた埋込配線と、前記支持基板上の基板上配線とを備え、前記埋込配線と前記基板上配線とを用いて前記MOSトランジスタ素子間の接続が行われることを特徴とする半導体回路装置及びその製造方法を提供する。                      
front page image
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Europäisches Patentamt (EPA) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)