WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2006029921) HALBLEITERANORDNUNG ZUR SPANNUNGSBEGRENZUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

Veröff.-Nr.: WO/2006/029921 Internationale Anmeldenummer PCT/EP2005/053402
Veröffentlichungsdatum: 23.03.2006 Internationales Anmeldedatum: 15.07.2005
IPC:
H01L 29/868 (2006.01) ,H01L 27/07 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/08 (2006.01)
Anmelder: GOERLACH, Alfred[DE/DE]; DE (UsOnly)
ROBERT BOSCH GMBH[DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE (AllExceptUS)
Erfinder: GOERLACH, Alfred; DE
Allgemeiner
Vertreter:
ROBERT BOSCH GMBH; Postfach 30 02 20 70442 Stuttgart, DE
Prioritätsdaten:
10 2004 044 141.313.09.2004DE
Titel (EN) SEMICONDUCTOR ASSEMBLY FOR LIMITING VOLTAGE
(FR) DISPOSITIF A SEMI-CONDUCTEUR POUR LIMITER LA TENSION
(DE) HALBLEITERANORDNUNG ZUR SPANNUNGSBEGRENZUNG
Zusammenfassung: front page image
(EN) The invention relates to a semiconductor assembly for limiting voltage. Said assembly comprises a first cover electrode (4), a highly p-doped semiconductor layer (2) that is connected to the first cover electrode (4), a slightly n-doped semiconductor layer (1) that is connected to the highly p-doped semiconductor layer (2) and a second cover electrode (5). At least one p-doped semiconductor layer (6) and two highly n-doped semiconductor layers (3) are provided next to one another in an alternating sequence between the slightly n-doped semiconductor layer (1) and the second cover electrode (5).
(FR) La présente invention concerne un dispositif à semi-conducteur pou limiter la tension. Le dispositif présente une première électrode de recouvrement (4), une couche de semi-conducteur à dopage de type p élevé (2), reliée à la première électrode de recouvrement (4), une couche de semi-conducteur à dopage de type n faible (1), reliée à la couche de semi-conducteur à dopage de type p élevé (2), et une seconde électrode de recouvrement (5). Entre la couche de semi-conducteur à dopage de type n faible (1) et la seconde électrode de recouvrement (5), sont disposées côte à côte de façon alternée, au moins une couche de semi-conducteur à dopage de type p (6) et deux couches de semi-conducteur à dopage de type n élevé (3).
(DE) Die Erfindung betrifft eine Halbleiteranordnung zur Spannungsbegrenzung. Sie weist eine erste Deckelektrode (4), eine mit der ersten Deckelektrode (4) verbundene, stark p-dotierte Halbleiterschicht (2), eine mit der stark p- dotierten Halbleiterschicht (2) verbundene, schwach n-dotierte Halbleiterschicht (1), und eine zweite Deckelektrode (5) auf. Zwischen der schwach n-dotierten Halbleiterschicht (1) und der zweiten Deckelektrode (5) sind nebeneinander im Wechsel mindestens eine p-dotierte Halbleiterschicht (6) und zwei hoch n-dotierte Halbleiterschichten (3) vorgesehen.
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Europäisches Patentamt (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)