In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2006015642 - ELEKTRISCHES BAUELEMENT IN FLIP-CHIP-BAUWEISE

Veröffentlichungsnummer WO/2006/015642
Veröffentlichungsdatum 16.02.2006
Internationales Aktenzeichen PCT/EP2005/006165
Internationales Anmeldedatum 08.06.2005
IPC
H01L 21/60 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
50Zusammenbau von Halbleiterbauelementen unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in einer der Untergruppen H01L21/06-H01L21/326180
60Anbringen von Anschlussleitungen oder anderen leitenden Teilen, die zur Stromleitung zu oder von einem in Betrieb befindlichen Bauelement dienen
CPC
H01L 2224/0554
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
H01L 2224/05568
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0556Disposition
05568the whole external layer protruding from the surface
H01L 2224/05573
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
05573Single external layer
H01L 2224/10135
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
1012Auxiliary members for bump connectors, e.g. spacers
10122being formed on the semiconductor or solid-state body to be connected
10135Alignment aids
H01L 2224/14132
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
14of a plurality of bump connectors
141Disposition
1412Layout
1413Square or rectangular array
14132being non uniform, i.e. having a non uniform pitch across the array
H01L 2224/81136
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
81using a bump connector
8112Aligning
81136involving guiding structures, e.g. spacers or supporting members
Anmelder
  • EPCOS AG [DE]/[DE] (AllExceptUS)
  • KRUEGER, Hans [DE]/[DE] (UsOnly)
  • NICOLAUS, Karl [DE]/[DE] (UsOnly)
  • PORTMANN, Jürgen [DE]/[DE] (UsOnly)
  • SELMEIER, Peter [DE]/[DE] (UsOnly)
Erfinder
  • KRUEGER, Hans
  • NICOLAUS, Karl
  • PORTMANN, Jürgen
  • SELMEIER, Peter
Vertreter
  • EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH
Prioritätsdaten
10 2004 037 817.704.08.2004DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) ELEKTRISCHES BAUELEMENT IN FLIP-CHIP-BAUWEISE
(EN) ELECTRIC COMPONENT WITH A FLIP-CHIP CONSTRUCTION
(FR) COMPOSANT ELECTRIQUE DANS UNE CONSTRUCTION DE PUCES A PROTUBERANCES
Zusammenfassung
(DE)
Die Erfindung betrifft ein elektrisches Bauelement mit einem Trägersubstrat (1), der einen thermischen Ausdehnungskoeffizient &agr;p aufweist, und einem Chip (2), der auf dem Trägersubstrat (1) in Flip-Chip-Bauweise mittels Bumps (31 bis 34) befestigt ist. Der Chip (2) weist in einer ersten Vorzugsrichtung x1 einen thermischen Ausdehnungskoeffizient &agr;1 auf, wobei &Dgr;&agr;1 = ‖&agr;p - &agr;1‖ die erste Ausdehnungsdifferenz ist. Der Chip (2) weist in einer zweiten Vorzugsrichtung x2 einen thermischen Ausdehnungskoeffizient &agr;2 auf, wobei &Dgr;&agr;2 = ‖&agr;p - &agr;2‖ die zweite Ausdehnungsdifferenz ist. &Dgr;x1 ist der Abstand zwischen den Mitten (310, 320) der endständigen Bumps (31, 32) in Richtung x1. &Dgr;x2 ist der Abstand zwischen den Mitten (330, 340) der endständigen Bumps (33, 34) in Richtung x2. Dabei gilt &Dgr;x1 < &Dgr;x2 bei &Dgr;&agr;x1 > &Dgr;&agr;2 und &Dgr;x1 > &Dgr;x2 bei &Dgr;&agr;1 < &Dgr;&agr;2. Dadurch gelingt es, die bei Temperaturänderungen entstehende und auf die endständigen Bumps wirkende Scherkraft zu minimieren.
(EN)
The invention relates to an electric component comprising a carrier substrate (1), which has a thermal expansion coefficient &agr;p and a chip (2), which is fixed onto the carrier substrate (1) in a flip-chip construction by means of bumps (31 to 34). In a preferred orientation x1, the chip (2) has a thermal expansion co-efficient &agr;1, whereby &Dgr;&agr;1 = ‖&agr;p - &agr;1‖ represents the first expansion differential. In a second preferred orientation x2, the chip (2) has a thermal expansion coefficient &agr;2, whereby &Dgr;&agr;2 = ‖&agr;p - &agr;2‖ represents the second expansion differential. &Dgr;x1 is the distance between the centres (310, 320) of the terminal bumps (31, 32) in the x1 orientation. &Dgr;x2 is the distance between the centres (330, 340) of the terminal bumps (33, 34) in the x2 orientation. The following applies: &Dgr;x1 < &Dgr;x2 when &Dgr;&agr;x1 > &Dgr;&agr;2 and &Dgr;x1 > &Dgr;x2 when &Dgr;&agr;1 < &Dgr;&agr;2. This enables the shear force that occurs during temperature modifications and that acts on the terminal bumps to be minimised.
(FR)
L'invention concerne un composant électrique comprenant un substrat support (1), qui présente un coefficient d'expansion thermique ap et une puce (2), qui est fixée sur le substrat support (1) dans une construction de puces à protubérances, au moyen de bosses (31, 34). Dans une orientation préférée x1, la puce (2) présente un coefficient d'expansion thermique a1, dans lequel ?a1 = |ap - a1| représente le premier différentiel d'expansion. Dans un second sens d'orientation x2, la puce (2) présente un coefficient d'expansion thermique a2, dans lequel ?a2 = |ap - a2| représente le second différentiel d'expansion. ?x1 représente la distance entre les centres (310, 320) des bosses terminales (31, 32) dans l'orientation x1. ?x2 correspond à la distance entre les centres (330, 340) des bosses terminales (33, 34) dans l'orientation x2. Les relations suivantes s'établissent ?x1 < ?x2 lorsque ?ax1 > ?a2 et ?x1 > ?x2 lorsque ?a1 < ?a2. Cela permet de minimiser la force de cisaillement qui apparaît lors de variations de températures et qui agit sur les bosses terminales.
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten