In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2006012846 - HALBLEITERBASISBAUTEIL MIT VERDRAHTUNGSSUBSTRAT UND ZWISCHENVERDRAHTUNGSPLATTE FÜR EINEN HALBLEITERBAUTEILSTAPEL SOWIE VERFAHREN ZU DEREN HERSTELLUNG

Veröffentlichungsnummer WO/2006/012846
Veröffentlichungsdatum 09.02.2006
Internationales Aktenzeichen PCT/DE2005/001295
Internationales Anmeldedatum 21.07.2005
Antrag nach Kapitel 2 eingegangen 21.02.2006
IPC
H01L 25/065 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04wobei die Bauelemente keine gesonderten Gehäuse besitzen
065wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L27/87
CPC
H01L 2224/0554
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
H01L 2224/05568
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
0556Disposition
05568the whole external layer protruding from the surface
H01L 2224/05573
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
05of an individual bonding area
0554External layer
05573Single external layer
H01L 2224/16
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
H01L 2224/48091
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
4805Shape
4809Loop shape
48091Arched
H01L 2224/48227
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
481Disposition
48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
48221the body and the item being stacked
48225the item being non-metallic, e.g. insulating substrate with or without metallisation
48227connecting the wire to a bond pad of the item
Anmelder
  • INFINEON TECHNOLOGIES AG [DE]/[DE] (AllExceptUS)
  • POHL, Jens [DE]/[DE] (UsOnly)
  • VILSMEIER, Hermann [DE]/[DE] (UsOnly)
  • WÖRNER, Holger [DE]/[DE] (UsOnly)
  • ZUHR, Bernhard [DE]/[DE] (UsOnly)
  • STEINER, Rainer [DE]/[DE] (UsOnly)
  • BAUER, Michael [DE]/[DE] (UsOnly)
  • HAGEN, Robert-Christian [DE]/[DE] (UsOnly)
  • BACHMAIER, Ulrich [DE]/[DE] (UsOnly)
Erfinder
  • POHL, Jens
  • VILSMEIER, Hermann
  • WÖRNER, Holger
  • ZUHR, Bernhard
  • STEINER, Rainer
  • BAUER, Michael
  • HAGEN, Robert-Christian
  • BACHMAIER, Ulrich
Vertreter
  • SCHÄFER, Horst
Prioritätsdaten
10 2004 036 909.729.07.2004DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) HALBLEITERBASISBAUTEIL MIT VERDRAHTUNGSSUBSTRAT UND ZWISCHENVERDRAHTUNGSPLATTE FÜR EINEN HALBLEITERBAUTEILSTAPEL SOWIE VERFAHREN ZU DEREN HERSTELLUNG
(EN) BASE SEMICONDUCTOR COMPONENT COMPRISING A WIRING SUBSTRATE AND AN INTERMEDIATE WIRING PLATE FOR A SEMICONDUCTOR COMPONENT STACK AND A METHOD FOR PRODUCING SAID COMPONENT
(FR) ELEMENT DE BASE SEMI-CONDUCTEUR COMPORTANT UN SUPPORT DE CONNEXIONS ET UNE PLAQUE INTERMEDIAIRE DE CONNEXIONS POUR UN EMPILEMENT D'ELEMENTS SEMI-CONDUCTEURS, ET PROCEDE DE FABRICATION ASSOCIE
Zusammenfassung
(DE)
Die Erfindung betrifft ein Halbleiterbasisbauteil (1) mit Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) für einen Halbleiterbauteilstapel. Zwischen der Zwischenverdrahtungsplatte (6) und dem Verdrahtungssubstrat (5) ist ein Halbleiterchip (7) angeordnet, der über das Verdrahtungssubstrat (5) einerseits mit Außenkontakten (24) auf der Unterseite (23) des Verdrahtungssubstrats (5) und andererseits mit Kontaktanschlussflächen (10) in den Randbereichen (8, 9) des Verdrahtungssubstrats (5) elektrisch verbunden ist. Die Zwischenverdrahtungsplatte (6) weist abgewinkelte Außenflachleiter (14, 15) auf, die in den Kontaktanschlussflächen (10) der Verdrahtungsplatte (5) elektrisch verbunden sind. Außerdem sind an der Oberseite (16) der Zwischenverdrahtungsplatte (6) Außenkontaktanschlussflächen (20) auf den freien Enden der Innenflachleiter (19) angeordnet, die in Größe und Anordnung Außenkontakten eines zu stapelnden Halbleiterbauteils entsprechen.
(EN)
The invention relates to a base semiconductor component (1) comprising a wiring substrate (5) and an intermediate wiring plate (6) for a semiconductor stack. A semiconductor chip (7) is located between the intermediate wiring plate (6) and the wiring substrate (5), said chip being electrically connected to external contacts (24) on the underside (23) of the wiring substrate (5) and to contact connection surfaces (10) in the edge regions (8, 9) of the wiring substrate (5) via the latter (5). The intermediate wiring plate (6) comprises angled external flat conductors (14, 15), which are electrically connected to the contact connection surfaces (10) of the wiring plate (5). In addition, external contact connection surfaces (20) are located on the free ends of the internal flat conductors (19) on the upper face (16) of the intermediate wiring plate (6), said surfaces corresponding in size and location to the external contacts of a semiconductor component that is to be stacked.
(FR)
L'invention concerne un élément de base semi-conducteur (1) comportant un support de connexions (5) et une plaque intermédiaire de connexions (6) pour un empilement d'éléments semi-conducteurs. Entre la plaque intermédiaire de connexions (6) et le support de connexions (5) est placée une microplaquette à semi-conducteur (7) qui est électriquement reliée par le support de connexions (5), d'une part avec des contacts externes (24) sur la face inférieure (23) du support de connexions (5) et d'autre part avec des pastilles de contact (10) dans les zones périphériques (8, 9) du support de connexions (5). La plaque intermédiaire de connexions (6) est pourvue de conducteurs plats externes (14, 15) coudés, électriquement reliés dans les pastilles de contact (10) du support de connexions (5). En outre, sur la face supérieure (16) de la plaque intermédiaire de connexions (6) sont disposées des pastilles de contact externes (20) sur les extrémités libres des conducteurs plats internes (19), ces pastilles correspondant par leurs dimensions et leur disposition à des contacts externes d'un élément semi-conducteur pour empilement.
Auch veröffentlicht als
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten