WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2005031840) VERFAHREN ZUR BESEITIGUNG DER AUSWIRKUNGEN VON DEFEKTEN AUF WAFERN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2005/031840    Internationale Anmeldenummer    PCT/DE2004/002066
Veröffentlichungsdatum: 07.04.2005 Internationales Anmeldedatum: 14.09.2004
IPC:
H01L 21/28 (2006.01), H01L 21/3105 (2006.01), H01L 21/316 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 Muenchen (DE) (For All Designated States Except US).
KERBER, Martin [AT/DE]; (DE) (For US Only).
HATZOPOULOS, Nikolaos [GR/DE]; (DE) (For US Only)
Erfinder: KERBER, Martin; (DE).
HATZOPOULOS, Nikolaos; (DE)
Vertreter: HUDLER, Frank; Lippert, Stachow, Schmidt & Partner, Krenkelstrasse 3, 01309 Dresden (DE)
Prioritätsdaten:
103 44 388.6 25.09.2003 DE
Titel (DE) VERFAHREN ZUR BESEITIGUNG DER AUSWIRKUNGEN VON DEFEKTEN AUF WAFERN
(EN) METHOD FOR THE ELIMINATION OF THE EFFECTS OF DEFECTS ON WAFERS
(FR) PROCEDE POUR SUPPRIMER LES EFFETS DE DEFAUTS SUR DES PLAQUETTES DE SILICIUM
Zusammenfassung: front page image
(DE)Der Erfindung, die ein Verfahren zur Beseitigung der Auswirkungen von Defekten auf Wafern betrifft, welche von, an die Oberfläche des Siliziumwafers angrenzenden, Hohlräumen verursacht werden, liegt die Aufgabe zugrunde, ein Verfahren zur Beseitigung der Auswirkungen von Defekten auf Wafern zu schaffen, mit dem Schutz gegen Gateoxid-Durchbrüche an Dünnstellen und eine Kostenreduzierung bei der Herstellung erreicht wird. Gemäß der Erfindung wird die Aufgabe dadurch gelöst, dass in einem ersten Verfahrensschritt eine erste Isolationsschicht auf der Oberfläche des Siliziumwafers und in den, an die Oberfläche angrenzenden, Hohlräumen aufgebracht wird, dass in einem zweiten Verfahrensschritt die aufgebrachte erste Isolationsschicht mit einer Opferschicht abgedeckt wird, dass in einem dritten Verfahrensschritt eine selektive Rückätzung der Opferschicht derart erfolgt, dass die an die Oberfläche angrenzenden Hohlräume durch die Opferschicht gefüllt bleiben, dass in einem vierten Verfahrensschritt eine zweite Isolationsschicht direkt auf die erste Isolationsschicht aufgebracht wird und dass in einem nachfolgenden Verfahrensschritt eine Leitschicht auf der zweiten Isolationsschicht aufgebracht wird.
(EN)The invention relates to a method for the elimination of the effects of defects on wafers, caused by cavities adjacent to the surface of the silicon wafer, with the aim of providing a method for the elimination of the effects of defects on wafers by means of a which a protection against gate oxide ruptures in thin regions and a cost reduction on production can be achieved. According to the invention, said aim can be achieved, whereby, in a first method step, a first insulating layer is applied to the surface of the silicon wafer and into the cavities adjacent to the surface, in a second method step, the applied first insulating layer is covered with a sacrificial layer, in a third method step, a selective back-etching of the sacrificial layer is carried out, such that the cavities adjacent to the surface remain filled with the sacrificial layer, in a fourth method step, a second insulating layer is applied directly to the first insulating layer and, in a subsequent method step, a conducting layer is applied to the second insulating layer.
(FR)L'invention concerne un procédé pour supprimer les effets de défauts sur des plaquettes de silicium, lesquels défaut sont occasionnés par des cavités adjacentes à la surface de la plaquette de silicium. L'objectif de cette invention est d'élaborer un procédé pour supprimer les effets de défauts sur des plaquettes de silicium permettant d'obtenir une protection contre les claquages d'oxyde de grille au niveau de zones minces ainsi qu'une réduction des coûts de fabrication. A cet effet, dans une première étape dudit procédé, une première couche isolante est appliquée sur la surface de la plaquette de silicium et dans les cavités adjacentes à la surface ; dans une deuxième étape, la première couche isolante appliquée est recouverte d'une couche sacrificielle ; dans une troisième étape, une rétrogravure sélective de la couche sacrificielle est réalisée, de sorte que les cavités adjacentes à la surface restent remplies par la couche sacrificielle ; dans une quatrième étape, une seconde couche isolante est directement appliquée sur la première couche isolante et, dans une étape suivante, une couche conductrice est appliquée sur la seconde couche isolante.
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)