WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2004095567) KONTROLLE DES DICKENABTRAGS VON EINEM SCHEIBENVERBUND UND TESTSTRUKTUR ZUR ABTRAGSKONTROLLE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2004/095567    Internationale Anmeldenummer    PCT/DE2004/000801
Veröffentlichungsdatum: 04.11.2004 Internationales Anmeldedatum: 16.04.2004
Antrag nach Kapitel 2 eingegangen:    16.02.2005    
IPC:
H01L 21/68 (2006.01), H01L 23/544 (2006.01)
Anmelder: X-FAB SEMICONDUCTOR FOUNDRIES AG [DE/DE]; Haarbergstrasse 67, 99097 Erfurt (DE) (For All Designated States Except US).
LERNER, Ralf [DE/DE]; (DE) (For US Only)
Erfinder: LERNER, Ralf; (DE)
Vertreter: LEONHARD OLGEMOELLER FRICKE; Postfach 10 09 62, 80083 Muenchen (DE)
Prioritätsdaten:
103 17 747.7 17.04.2003 DE
Titel (DE) KONTROLLE DES DICKENABTRAGS VON EINEM SCHEIBENVERBUND UND TESTSTRUKTUR ZUR ABTRAGSKONTROLLE
(EN) MONITORING THE REDUCTION IN THICKNESS AS MATERIAL IS REMOVED FROM A WAFER COMPOSITE AND TEST STRUCTURE FOR MONITORING REMOVAL OF MATERIAL
(FR) CONTROLE DE LA REDUCTION DE L'EPAISSEUR D'UN ASSEMBLAGE DE PLAQUETTES, ET STRUCTURE DE VERIFICATION UTILISEE POUR CONTROLER LADITE REDUCTION D'EPAISSEUR
Zusammenfassung: front page image
(DE)Es soll ein einfaches Kontroll oder Testverfahren zur Kontrolle eines Dickenabtrags von einem gebondeten Halbleiterscheiben-Paar geschaffen werden, welches Fehlereinflüsse beim Scheibenabtragen (Polieren, Schleifen oder Läppen) vermindert. Die Kosten des Abtragsprozesses sollen durch Minimieren des Kontrollaufwandes ebenso reduziert werden, wie entstehende Ausschüsse. Vorgeschlagen wird eine Teststruktur (4,5,6,7,8,9), bestehend aus einer systematischen Reihe von mehreren, unterschiedlich tiefen Gräben, die in die (aktive) Scheibe (2) eingebracht sind. Eine beim Abtragen, insbesondere einem Polieren, angezielte Dicke (h6;h7) der aktiven Scheibe (2) entspricht einer Tiefe (t6;t7) eines Bezugsgrabens (6;7) der Gräben der Teststruktur, welcher Bezugsgraben (6) von flacheren und tieferen Gräben umgeben ist (5,7). Die aktive Scheibe (2) wird mit der Seite (2a), von der die Teststruktur eingebracht wurde, auf die zweite Scheibe des Halbleiter-Scheibenpaars als Trägerscheibe (1) gebondet. Ein Abtragen, insbesondere ein Polieren, von der Rückseite (2b) der aktiven Scheibe (2) bis zum Freilegen des Bezugsgrabens (6) wird vorgenommen. Das Ergebnis wird optisch beobachtet (30), zur Kontrolle des Dickenabtrags von der ersten Scheibe (2).
(EN)The aim of the invention is to create a simple monitoring or testing method for monitoring a reduction in thickness as material is removed from a bonded semiconductor wafer pair, which prevents failure effects as material is removed from wafers (polishing, grinding or lapping). In addition, the costs of the material removal process should be reduced by minimizing the complexity of monitoring, as well as by reducing the amount of resulting refuse. To this end, the invention provides a test structure (4, 5, 6, 7, 8, 9) comprised of a systematic row of a number of different depth trenches that are made in the (active) wafer (2). A thickness (h6; h7) of the active wafer (2) desired during material removal, particularly during a polishing, corresponds to the depth (t6; t7) of a reference trench (6; 7) of the trenches of the test structure, said reference trench (6) being surrounded by flatter and deeper trenches (5, 7). The active wafer (2), via the side (2a) on which the test structure was provided, is bonded to the second wafer of the semiconductor wafer pair provided as a supporting wafer (1). A removal of material, particularly a polishing, is effected on the rear (2b) of the active wafer (2) until the reference trench (6) is exposed. The result is visually observed (30) in order to monitor the reduction in thickness as material is removed from the first wafer (2).
(FR)Un des objectifs de cette invention est de concevoir un procédé simple de contrôle ou de vérification qui permet de contrôler la réduction de l'épaisseur d'une plaquette en semi-conducteur constituée d'une paire de plaquettes liées l'une à l'autre, et qui permet en outre de diminuer l'influence des défauts engendrés lors du processus de réduction des plaquettes (polissage, meulage ou rodage). Un autre objectif de la présente invention est d'abaisser le coût du processus de réduction, par diminution de la complexité de contrôle ainsi que des déchets résultants. A cet effet, l'on crée une structure de vérification (4, 5, 6, 7, 8, 9) qui est constituée d'une série systématique de plusieurs tranchées de profondeur différente ménagées dans la plaquette (active) (2). Une épaisseur cible (h6 ; h7) de la plaquette active (2), obtenue au moyen d'un processus de réduction, en particulier par polissage, correspond à une profondeur (t6 ; t7) d'une tranchée de référence (6 ; 7) faisant partie des tranchées de la structure de vérification, ladite tranchée de référence (6) étant entourée par des tranchées plus profondes et moins profondes (5, 7). La plaquette active (2) est liée, par la face (2a) dans laquelle est ménagée la structure de vérification, à la deuxième plaquette de ladite paire, en tant que plaquette de support (1). La face arrière (2b) de la plaquette active (2) est soumise à un processus de réduction, en particulier à un polissage, jusqu'à ce que la tranchée de référence (6) soit exposée. Le résultat est observé au moyen d'un dispositif optique (30), pour contrôler la réduction de l'épaisseur de la première plaquette (2).
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)