Suche in nationalen und internationalen Patentsammlungen
Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2004084303) FLIP-CHIP ANORDNUNG AUF EINEM SUBSTRATTRÄGER
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2004/084303 Internationale Anmeldenummer PCT/DE2004/000504
Veröffentlichungsdatum: 30.09.2004 Internationales Anmeldedatum: 12.03.2004
Antrag nach Kapitel 2 eingegangen: 14.10.2004
IPC:
G06K 19/077 (2006.01) ,H01L 21/56 (2006.01) ,H01L 23/485 (2006.01) ,H01L 23/498 (2006.01)
G Physik
06
Datenverarbeitung; Rechnen; Zählen
K
Erkennen von Daten; Darstellen von Daten; Aufzeichnungsträger; Handhabung von Aufzeichnungsträgern
19
Aufzeichnungsträger für Maschinen, bei denen mindestens ein Teil zur Aufnahme von digitalen Markierungen bestimmt ist
06
gekennzeichnet durch die Art der digitalen Markierung, z.B. Form der Markierung, Art, Code
067
Aufzeichnungsträger mit leitenden Markierungen, gedruckten Schaltungen oder Halbleiter-Schaltkreiselementen, z.B. Kredit- oder Identitätskarten
07
mit integrierten Schaltkreisbausteinen
077
Konstruktive Einzelheiten, z.B. Einbau von Schaltkreisen im Träger
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
50
Zusammenbau von Halbleiterbauelementen unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in einer der Untergruppen H01L21/06-H01L21/326180
56
Einkapselungen, z.B. Schutzschichten, Überzüge
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
48
Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
482
bestehend aus Zuleitungsschichten, die untrennbar auf den Halbleiterkörper aufgebracht sind
485
die schichtweise aus leitenden und isolierenden Schichten aufgebaut sind, z.B. Planar- Kontakte
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
48
Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
488
bestehend aus gelöteten oder gebondeten Anordnungen
498
Leiter auf isolierenden Substraten
Anmelder:
INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53 81669 München, DE (AllExceptUS)
HEINEMANN, Erik [DE/DE]; DE (UsOnly)
PÜSCHNER, Frank [DE/DE]; DE (UsOnly)
Erfinder:
HEINEMANN, Erik; DE
PÜSCHNER, Frank; DE
Vertreter:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55 80339 München, DE
Prioritätsdaten:
103 11 965.518.03.2003DE
Titel (DE) FLIP-CHIP ANORDNUNG AUF EINEM SUBSTRATTRÄGER
(EN) FLIP-CHIP ARRANGMENT ON A SUBSTRATE CARRIER
(FR) DISPOSITIF A PUCE A BOSSES SUR SUPPORT DE SUBSTRAT
Zusammenfassung:
(DE) Anordnung mit einem Substratträger (S) mit einer ersten Oberfläche (O1), auf der Aussenkontaktelemente (AK) angebracht sind, einer zweiten gegenüberliegenden Oberfläche (O2), auf der Chipkontaktelemente (CK) angebracht sind, wobei die Kontaktelemente beider Oberflächen durch das Substrat (S) hindurch miteinander elektrisch verbunden sind (D) und mit einem Chip (IC), dessen mit Kontaktstellen (B) versehene Seite (K) der zweiten Oberfläche zugewandt ist und mit den Chipkontaktelementen (CK) elektrisch verbunden ist, und woei die Dicke (D2) des Chips grösser als die Dicke des Substrats (S) ist. Die Kontaktstellen (B) des Chips (IC) sind aus einem Metall gebildet, das einen zu den Chipkontaktelementen (CK) unterschiedlichen Härtegrad aufweist.
(EN) An arrangement with a substrate carrier (S) comprising a first surface (O1) on which outer contact elements (AK) are disposed, a second opposite surface (O2) on which chip contact elements are disposed, whereby the contact elements of the two surfaces are electrically interconnected (D) through the substrate (S), and a chip (IC), whereby the side (K) which is provided with contact points (B) faces the second surface and is electrically connected to the chip contact elements (CK) and whereby the thickness (D2) of the chip is greater than the thickness of the substrate (S). The contact points (B) of the chip (IC) are made of a metal which has a different degree of hardness than that of the chip contact elements (CK).
(FR) L'invention concerne un dispositif comprenant un support de substrat (S) présentant une première surface (01) sur laquelle sont disposés des éléments de contact extérieur (AK), une seconde surface opposée (02) sur laquelle sont disposés des éléments de contact à puce (CK), les éléments de contact des deux surfaces étant connectés électriquement entre eux (D) à travers le substrat (S), une puce (IC), dont la partie (K) munie de points de contact (B) est tournée vers la seconde surface, et qui est connectée électriquement avec les éléments de contact à puce (CK), l'épaisseur (D2) de la puce étant supérieure à l'épaisseur du substrat (S). Les points de contact (B) de la puce (IC) sont formés en un métal présentant une dureté différente des éléments de contact à puce (CK).
front page image
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Afrikanische regionale Organisation für geistiges Eigentum (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasisches Patentamt (EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Europäisches Patentamt (EPA) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Afrikanische Organisation für geistiges Eigentum (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)