WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2004038883) SCHALTUNGSANORDNUNG ZUM ESD- UND LATCH-UP-SCHUTZ FÜR INTEGRIERTE SCHALTUNGEN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2004/038883    Internationale Anmeldenummer    PCT/EP2003/011734
Veröffentlichungsdatum: 06.05.2004 Internationales Anmeldedatum: 23.10.2003
IPC:
H02H 9/04 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
BARGSTÄDT-FRANKE, Silke [DE/DE]; (DE) (For US Only).
ESMARK, Kai [DE/DE]; (DE) (For US Only).
SEIPPEL, Dietolf [DE/DE]; (DE) (For US Only).
STREIBL, Martin [DE/DE]; (DE) (For US Only).
HANKE, André [DE/DE]; (DE) (For US Only).
WENDEL, Martin [DE/DE]; (DE) (For US Only)
Erfinder: BARGSTÄDT-FRANKE, Silke; (DE).
ESMARK, Kai; (DE).
SEIPPEL, Dietolf; (DE).
STREIBL, Martin; (DE).
HANKE, André; (DE).
WENDEL, Martin; (DE)
Vertreter: BANZER, Hans-Jörg; Kraus & Weisert, Thomas-Wimmer-Ring 15, 80539 München (DE)
Prioritätsdaten:
102 49 859.8 25.10.2002 DE
Titel (DE) SCHALTUNGSANORDNUNG ZUM ESD- UND LATCH-UP-SCHUTZ FÜR INTEGRIERTE SCHALTUNGEN
(EN) CIRCUIT ARRANGEMENT FOR ESD AND LATCH-UP PROTECTION FOR INTEGRATED CIRCUITS
(FR) ENSEMBLE CIRCUIT POUR LA PROTECTION DES ET 'LATCH-UP' DE CIRCUITS INTEGRES
Zusammenfassung: front page image
(DE)Bei einer Schaltungsanordnung zum Schutz einer integrierten Schaltung (7) vor elektrostatischen Entladungen (ESD-Schutz) wird eine Kapazität (9) als Schutzelement verwendet, um einen Hochfrequenzeingang oder -Ausgang zu schützen. Durch diese Maßnahme wird ein sehr guter ESD-Schutz bei gleichzeitiger Hochfrequenztauglichkeit und zusätzlich ein Schutz vor Latch-Up-Effekten erreicht.
(EN)The invention relates to a circuit arrangement for the protection of an integrated circuit (7) from electrostatic discharges (ESD protection), whereby a capacitance (9) is used as protective element in order to protect a high-frequency input or output. A very good ESD protection is achieved by means of the above with a good high frequency capability and additionally a protection from latch-up effects is achieved.
(FR)L'invention concerne un ensemble circuit servant à protéger un circuit intégré (7) contre les décharges électrostatiques (protection DES). Selon cette invention, une capacité (9) est utilisée comme élément de protection pour protéger une entrée ou sortie haute fréquence. Cette mesure permet d'obtenir une très bonne protection DES avec, dans un même temps, une capacité haute fréquence ainsi qu'une protection contre les effets de verrouillage à l'état passant ('latch-up').
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)