WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2003085727) HALBLEITERCHIP MIT SCHUTZSCHICHT UND HERSTELLUNGSVERFAHREN
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2003/085727    Internationale Anmeldenummer    PCT/DE2003/001149
Veröffentlichungsdatum: 16.10.2003 Internationales Anmeldedatum: 08.04.2003
Antrag nach Kapitel 2 eingegangen:    06.11.2003    
IPC:
H01L 21/56 (2006.01), H01L 23/31 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
BEYER, Volker [DE/DE]; (DE) (For US Only).
FISCHER, Jürgen [DE/DE]; (DE) (For US Only).
HEINEMANN, Erik [DE/DE]; (DE) (For US Only).
MARBACH-FISCHBACH, Ida [DE/DE]; (DE) (For US Only)
Erfinder: BEYER, Volker; (DE).
FISCHER, Jürgen; (DE).
HEINEMANN, Erik; (DE).
MARBACH-FISCHBACH, Ida; (DE)
Vertreter: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; P.O. Box 200734, 80007 München (DE)
Prioritätsdaten:
102 15 355.8 08.04.2002 DE
Titel (DE) HALBLEITERCHIP MIT SCHUTZSCHICHT UND HERSTELLUNGSVERFAHREN
(EN) SEMICONDUCTOR CHIP COMPRISING A PROTECTIVE LAYER AND A CORRESPONDING PRODUCTION METHOD
(FR) PUCE A SEMICONDUCTEURS COMPORTANT UNE COUCHE DE PROTECTION ET PROCEDE DE FABRICATION
Zusammenfassung: front page image
(DE)Zum Schutz gegen mechanische Beanspruchung oder Beschädigung bei der Flip-Chip-Montage von Halbleiterchips und zur elektrischen Isolation ist eine Schutzschicht (7) auf der Rückseite des Halbleiterchips (2) aufgebracht. Diese Schutzschicht kann auch auf den Flanken (8) des Halbleiterchips (2) vorhanden sein. Die Schutzschicht kann vor Beginn der gesamten Assembly-Prozesskette aufgebracht werden oder erst beim Fixieren des Halbleiterchips auf einem Träger (1) upside down.
(EN)In order to protect against mechanical stress or damage during the flip-chip mounting of semiconductor chips, and to electrically insulate, a protective layer (7) is applied to the rear side of the semiconductor chip (2). This protective layer can also be provided on the flanks (8) of the semiconductor chip (2). The protective layer can be applied before starting the entire assembly process sequence or when the semiconductor is fixed upside down to a support (1).
(FR)L'invention s'applique à la connexion par billes de puces à semiconducteurs, une couche de protection (7) servant à la protection contre les contraintes et dégâts mécaniques et à l'isolation électrique étant appliquée sur l'arrière de la puce à semiconducteurs (2). Ladite couche de protection peut aussi être appliquée sur les bords (8) de la puce à semiconducteurs. Selon l'invention, ladite couche de protection peut être appliquée en amont du processus d'assemblage ou lors de la fixation de la puce à semiconducteurs à l'envers sur un support (1).
Designierte Staaten: BR, CA, CN, IL, IN, JP, KR, MX, RU, UA, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)