WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2003081675) VERFAHREN ZUM HERSTELLEN EINES SOI-FELDEFFEKTTRANSISTORS UND SOI-FELDEFFEKTTRANSISTOR
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2003/081675    Internationale Veröffentlichungsnummer:    PCT/DE2003/000933
Veröffentlichungsdatum: 02.10.2003 Internationales Anmeldedatum: 20.03.2003
Antrag nach Kapitel 2 eingegangen:    26.09.2003    
IPC:
H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str.53, 81669 München (DE) (For All Designated States Except US).
GÖTTSCHE, Ralf [DE/DE]; (DE) (For US Only).
PACHA, Christian [DE/DE]; (DE) (For US Only).
SCHULZ, Thomas [DE/DE]; (DE) (For US Only).
STEINHÖGL, Werner [DE/DE]; (DE) (For US Only)
Erfinder: GÖTTSCHE, Ralf; (DE).
PACHA, Christian; (DE).
SCHULZ, Thomas; (DE).
STEINHÖGL, Werner; (DE)
Vertreter: VIERING, Hans-Martin; Viering, Jentschura & Partner, Steinsdorfstr. 6, 80538 München (DE)
Prioritätsdaten:
102 13 545.2 26.03.2002 DE
Titel (DE) VERFAHREN ZUM HERSTELLEN EINES SOI-FELDEFFEKTTRANSISTORS UND SOI-FELDEFFEKTTRANSISTOR
(EN) METHOD FOR PRODUCING AN SOI FIELD EFFECT TRANSISTOR AND CORRESPONDING FIELD EFFECT TRANSISTOR
(FR) PROCEDE DE REALISATION D'UN TRANSISTOR A EFFET DE CHAMP SSI ET TRANSISTOR A EFFET DE CHAMP SSI
Zusammenfassung: front page image
(DE)Die Erfindung betrifft ein Verfahren zum Herstellen eines SOI-Feldeffekttransistors und einen SOI-Feldeffekttransistor. Bei dem Verfahren zum Herstellen eines SOI-Feldeffekttransistors mit vorgegebenen Transistoreigenschaften wird eine lateral begrenzte Schichtenfolge mit einer Gate-isolierenden Schicht und einem Gate-Bereich auf einem Substrat ausgebildet. Ferner wird auf zumindest einem Teil der Seitenwände der lateral begrenzten Schichtenfolge eine Abstandshalter-Schicht mit vorgegebener Dicke ausgebildet. Mittels Einbringens von Dotierstoff in zwei Oberflächen-Bereiche des Substrats, an welche die Abstandshalter-Schicht angrenzt, werden zwei Source-/Drain-Bereiche mit einem vorgegebenen Dotierstoffkonzentrations-Profil ausgebildet, wobei die Schichtenfolge und die Abstandshalter-Schicht derart eingerichtet sind, dass sie eine Abschattungsstruktur zum Vermeiden des Einbringens von Dotierstoff in einen Oberflächen-Bereich des Substrats zwischen den beiden Source-/Drain-Bereichen bilden. Mittels Einstellens der Dicke der Abstandshalter-Schicht und mittels Einstellens des Dotierstoffkonzentrations-Profils werden die Transistor-Eigenschaften des SOI-Feldeffekttransistors eingestellt.
(EN)The invention relates to a method for producing an SOI field effect transistor and to a corresponding SOI field effect transistor. The method for producing an SOI field effect transistor with defined transistor properties is characterized by forming on a substrate a laterally limited sequence of layers comprising a gate-insulating layer and a gate region. A spacer layer having a defined thickness is formed on at least a part of the lateral walls of the laterally limited sequence of layers. Two source/drain regions having a defined dopant concentration profile are produced by introducing a dopant in two surface regions of the substrate which are contiguous to the spacer layer, whereby the sequence of layers and the spacer layer are arranged in such a manner as to form a screening structure for preventing dopant from being introduced into a surface region of the substrate between the two source/drain regions. The transistor properties of the SOI field effect transistor are adjusted by adjusting the thickness of the spacer layer and by adjusting the dopant concentration profile.
(FR)La présente invention concerne un procédé de réalisation d'un transistor à effet de champ SSI (silicium sur isolant) et un transistor à effet de champ SSI. Le procédé utilisé pour la réalisation d'un transistor à effet de champ SSI ayant des propriétés prédéterminées se caractérise en ce qu'une série de couches à limitation latérale sont formées sur un substrat avec une couche de grille isolante et une zone de grille. Ensuite, une couche d'espacement d'épaisseur prédéterminée est formée sur au moins une partie des parois latérales de la série de couches à limitation latérale. L'introduction d'une substance de dopage dans deux zones de surface du substrat qui sont en contact avec la couche d'espacement, permet la formation de deux zones source/drain ayant un profil de concentration en substance de dopage donné. Selon l'invention, la série de couches et la couche d'espacement sont disposées de sorte qu'elles forment une structure d'arrêt qui empêche l'introduction de substance de dopage dans une zone de surface du substrat située entre les deux zones source/drain. La régulation de l'épaisseur de la couche d'espacement et la régulation du profil de concentration en substance de dopage permettent de réguler les propriétés du transistor à effet de champ SSI.
Designierte Staaten: JP, US.
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)