WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2003054929) VERFAHREN ZUM ABSCHEIDEN VON III-V-HALBLEITERSCHICHTEN AUF EINEM NICHT-III-V-SUBSTRAT
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2003/054929    Internationale Anmeldenummer    PCT/EP2002/012869
Veröffentlichungsdatum: 03.07.2003 Internationales Anmeldedatum: 16.11.2002
IPC:
C30B 23/02 (2006.01), C30B 25/02 (2006.01), C30B 25/18 (2006.01), H01L 21/20 (2006.01), H01L 21/205 (2006.01)
Anmelder: AIXTRON AG [DE/DE]; Kackertstrasse 15-17, 52072 Aachen (DE) (For All Designated States Except US).
JÜRGENSEN, Holger [DE/DE]; (DE) (For US Only).
KROST, Alois [DE/DE]; (DE) (For US Only).
DADGAR, Armin [DE/DE]; (DE) (For US Only)
Erfinder: JÜRGENSEN, Holger; (DE).
KROST, Alois; (DE).
DADGAR, Armin; (DE)
Vertreter: GRUNDMANN, Dirk; c/o Rieder & Partner, Corneliusstrasse 45, 42329 Wuppertal (DE)
Prioritätsdaten:
101 63 718.7 21.12.2001 DE
102 06 753.8 19.02.2002 DE
102 19 223.5 30.04.2002 DE
Titel (DE) VERFAHREN ZUM ABSCHEIDEN VON III-V-HALBLEITERSCHICHTEN AUF EINEM NICHT-III-V-SUBSTRAT
(EN) METHOD FOR DEPOSITING III-V SEMICONDUCTOR LAYERS ON A NON-III-V SUBSTRATE
(FR) PROCEDE DE DEPOSITION DE COUCHES DE SEMI-CONDUCTEURS III-V SUR UN SUBSTRAT NON III-V
Zusammenfassung: front page image
(DE)Die Erfindung betrifft ein Verfahren zum Abscheiden von dicken III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat, insbesondere Siliciumsubstrat, durch Einleiten gasförmiger Ausgangsstoffe in die Prozesskammer eines Reaktors. Um auf einem Siliciumsubstr at dicke III-V-Halbleiterschichten kristallin abzuscheiden, ohne dass nachteilige Gitterverspannungen auftreten, schlägt die Erfindung vor, dass zwischen zwei III-V-Schichten eine dünne Zwischenschicht bei einer reduzierten Wachstumstemperatur abgeschieden wird.
(EN)The invention relates to a method for depositing thick III-V semiconductor layers on a non-III-V substrate, particularly a silicon substrate, by introducing gaseous starting materials into the process chamber of a reactor. The aim of the invention is to carry out the crystalline deposition of thick III-V semiconductor layers on a silicon substrate without the occurrence of unfavorable lattice distortions. To this end, the invention provides that a thin intermediate layer is deposited at a reduced growth temperature between two III-V layers.
(FR)L'invention concerne un procédé de déposition de couches de semi-conducteurs III-V épaisses sur un substrat non III-V, notamment un substrat de silicium, par introduction de produits de départ gazeux dans la chambre de traitement d'un réacteur. L'invention vise à déposer de façon cristalline des couches de semi-conducteurs III-V épaisses sur un substrat de silicium, sans création de distorsions de réseau. A cet effet, une couche intermédiaire fine est déposée entre deux couches III-V à une température de croissance réduite.
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)