WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2003043024) TESTVERFAHREN FÜR FERROELEKTRISCHE SPEICHER
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2003/043024    Internationale Anmeldenummer    PCT/EP2002/012765
Veröffentlichungsdatum: 22.05.2003 Internationales Anmeldedatum: 14.11.2002
Antrag nach Kapitel 2 eingegangen:    11.06.2003    
IPC:
G11C 29/50 (2006.01)
Anmelder: AIXACCT SYSTEMS GMBH [DE/DE]; Dennewartstrasse 25-27, 52068 Aachen (DE) (For All Designated States Except US).
SCHMITZ, Thorsten [DE/DE]; (DE) (For US Only).
TIEDKE, Stephan [DE/DE]; (DE) (For US Only)
Erfinder: SCHMITZ, Thorsten; (DE).
TIEDKE, Stephan; (DE)
Vertreter: GILLE HRABAL STRUCK NEIDLEIN PROP ROOS; Brucknerstrasse 20, 40593 Düsseldorf (DE)
Prioritätsdaten:
01127016.2 14.11.2001 EP
Titel (DE) TESTVERFAHREN FÜR FERROELEKTRISCHE SPEICHER
(EN) TEST METHOD FOR FERROELECTRIC MEMORIES
(FR) METHODE D'ESSAI DESTINEE A DES MEMOIRES FERROELECTRIQUES
Zusammenfassung: front page image
(DE)Die vorliegende Erfindung betrifft ein Verfahren zum Testen bzw. zur Ermittlung einer Charakteristik einer ferroelektrischen Speicherzelle, welches sich alleine oder mit mehreren Speicherzellen auf einem Chip befindet sowie Chips, welche im oben genannten Verfahren Anwendung finden. Das erfindungsgemäße Verfahren kann zur Überprüfung auf Funktionstüchtigkeit hergestellter Chips mit ferroelektrischen Speicherzellen und zur Prototypenentwicklung eingesetzt werden. Im erfindungsgemäßen Verfahren werden in geschickter Weise Spannungen an die Leitungen des Chips angelegt, so dass der sich daraus ergebende Strom Rückschlüsse auf das Hysterese- und damit Speicherverhalten einer ferroelektrischen Speicherzelle ermöglicht, Das erfindungsgemäße Verfahren ermöglicht somit einerseits den messtechnischen Zugang zu einer einzelnen Speicherzelle, andererseits kann ferner die Auswirkung der anderen Bauteile der Speicherzelle sowie des Layouts des gesamten Chips auf das Speicherverhalten einer einzelnen Speicherzelle ermittelt werden.
(EN)The invention relates to a method for testing or determining the characteristics of a ferroelectric memory, located alone or with several memory cells on a chip and chips which find application in the above method. Said method can be applied to the checking the functioning of chips produced with ferroelectric memory cells and for prototype development. According to said method, voltages are applied to the lines on the chips in a controlled manner, such that the currents arising therefrom permit conclusions to be drawn about the hysteresis and thus the memory behaviour of a ferroelectric memory cell. Said method thus permits measuring access to an individual memory cell and the determination of the effect of other components on the memory cell as well as the effect of the layout of the whole chip on the memory behaviour of an individual memory cell.
(FR)La présente invention concerne une méthode permettant de tester ou de déterminer une caractéristique d'une cellule de mémoire ferroélectrique se trouvant, seule ou avec d'autres cellules de mémoire, sur une puce. L'invention concerne également des puces utilisées dans cette méthode. La méthode selon l'invention peut être mise en oeuvre pour contrôler le bon fonctionnement de puces fabriquées comprenant des cellules de mémoire ferroélectriques et pour développer des prototypes. Cette méthode consiste à appliquer de manière intelligente des tensions aux circuits de la puce de telle sorte que le courant obtenu fournisse des indications sur le comportement d'hystérésis et par là même sur le comportement de stockage d'une cellule de mémoire ferroélectrique. Ladite méthode permet ainsi d'obtenir par des mesures des informations concernant une cellule de mémoire individuelle et, par ailleurs, de déterminer les effets des autres composants de la cellule de mémoire et de la configuration de la puce entière sur le comportement de stockage d'une cellule de mémoire individuelle.
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)