WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2002073618) LESEVERSTÄRKERANORDNUNG FÜR EINE HALBLEITERSPEICHEREINRICHTUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2002/073618    Internationale Anmeldenummer    PCT/DE2002/000897
Veröffentlichungsdatum: 19.09.2002 Internationales Anmeldedatum: 13.03.2002
Antrag nach Kapitel 2 eingegangen:    20.09.2002    
IPC:
G11C 7/06 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (For All Designated States Except US).
GOGL, Dietmar [DE/US]; (US) (For US Only).
VIEHMANN, Hans-Heinrich [DE/US]; (US) (For US Only)
Erfinder: GOGL, Dietmar; (US).
VIEHMANN, Hans-Heinrich; (US)
Vertreter: HOFFMANN, Jörg, Peter; Müller, Hoffmann & Partner, Patentanwälte, Innere Wiener Str. 17, 81667 München (DE)
Prioritätsdaten:
101 12 281.0 14.03.2001 DE
Titel (DE) LESEVERSTÄRKERANORDNUNG FÜR EINE HALBLEITERSPEICHEREINRICHTUNG
(EN) MEMORY SENSE AMPLIFIER FOR A SEMICONDUCTOR MEMORY DEVICE
(FR) ENSEMBLE AMPLIFICATEUR DE LECTURE POUR DISPOSITIF DE MEMOIRE A SEMI-CONDUCTEUR
Zusammenfassung: front page image
(DE)Bei einer Leseverstärkeranordnung (10) für eine Halbleiterspeichereinrichtung (1) ist eine Kompensationsstromquelleneinrichtung (30) vorgesehen, durch welche ein Kompensationsstrom (Icomp) generierbar und einer verbundenen Bitleitung (4) zuführbar ist, wobei der Kompensationsstrom (Icomp) so gewählt ist, dass bei einem Lesevorgang in Zusammenwirken mt einer vorgesehenen Kompensationsspannungsquelleneinrichtung (20) auf der ausgewählten und verbundenen Bitleitungseinrichtung (4) eine im Wesentlichen zeitlich konstante Potenzialdifferenz generierbar und/oder aufrechthaltbar ist.
(EN)A memory sense amplifier (10) for a semiconductor memory device (1) is provided with a compensation current source device (30) which generates a compensation current (Icomp) and feeds it to an interconnected bit line (4). Said compensation current (Icomp) is selected in such a manner that during readout a potential gradient can be generated and/or maintained in cooperation with a compensation voltage source device (20) on the selected and interlinked bit line device (4) that is substantially constant over time.
(FR)L'invention concerne un ensemble amplificateur de lecture (10) destiné à un dispositif de mémoire à semi-conducteur (1), dans lequel est monté un dispositif source de courant de compensation (30) par lequel un courant de compensation (Icomp) peut être généré et conduit à une ligne de bits (4) reliée. Ledit courant de compensation (Icomp) est choisi de telle sorte que, pendant un processus de lecture, en coopération avec un dispositif source de courant de compensation (20) prévu à cet effet, une différence de potentiel sensiblement constante dans le temps peut être générée et/ou maintenue sur le dispositif de ligne de bits (4) sélectionné et connecté.
Designierte Staaten: CN, JP, KR, US.
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)