Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2002041321) INTEGRIERTE MAGNETORESISTIVE HALBLEITERSPEICHERANORDNUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/2002/041321 Internationale Anmeldenummer PCT/DE2001/003690
Veröffentlichungsdatum: 23.05.2002 Internationales Anmeldedatum: 26.09.2001
Antrag nach Kapitel 2 eingegangen: 24.05.2002
IPC:
G11C 11/16 (2006.01)
G Physik
11
Informationsspeicherung
C
Statische Speicher
11
Digitale Speicher, gekennzeichnet durch die Verwendung besonderer elektrischer oder magnetischer Speicherelemente; Speicherelemente hierfür
02
mit magnetischen Elementen
16
mit Elementen, in denen der Speichereffekt auf dem magnetischen Spineffekt beruht
Anmelder:
INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53 81669 München, DE (AllExceptUS)
BOEHM, Thomas [DE/DE]; DE (UsOnly)
ROEHR, Thomas [DE/JP]; JP (UsOnly)
HOENIGSCHMID, Heinz [DE/US]; US (UsOnly)
Erfinder:
BOEHM, Thomas; DE
ROEHR, Thomas; JP
HOENIGSCHMID, Heinz; US
Vertreter:
KOTTMANN, Dieter; Müller & Hoffmann Innere Wiener Strasse 17 81667 München, DE
Prioritätsdaten:
100 56 830.016.11.2000DE
Titel (DE) INTEGRIERTE MAGNETORESISTIVE HALBLEITERSPEICHERANORDNUNG
(EN) INTEGRATED MAGNETORESISTIVE SEMICONDUCTOR MEMORY SYSTEM
(FR) ENSEMBLE MEMOIRE A SEMICONDUCTEURS MAGNETORESISTIVE INTEGREE
Zusammenfassung:
(DE) Die Erfindung betrifft eine integrierte magnetoresistive Halbleiterspeicheranordnung, bei der n Speicherzellen, die jeweils zwei durch eine dünne dielektrische Barriere (TL) getrennte magnetische Lagen (WML, HML) und zugehörige einander kreuzende Wortleitungen (WL) und Bitleitungen (BL) aufweisen, in n Lagen (L1, L2, L3, L4) vertikal übereinandergestapelt angeordnet sind und eine Decodierschaltung zur Auswahl einer der n Speicherlagen (L1-L4) vorgesehen ist, wobei die Decodierschaltung an beiden Enden einer Wortleitung (WL) bzw. Bitleitung (BL) jeweils eine Anordnung aus n Lagenauswahltransistoren (N0-N3, N4-N7) zur Auswahl einer der n Speicherlagen (L1-L4) und einen Leitungsauswahltransistor (P0, P1) zur Auswahl der anzusprechenden horizontalen Wort- bzw. Bitleitung (WL bzw. BL) aufweist, die mit einer Spannung (V) zu beaufschlagen ist.
(EN) The invention relates to an integrated magnetoresistive semiconductor memory system, in which n memory cells that comprise two magnetic layers (WML, HML), each separated by a thin dielectric barrier (TL), and associated word lines (WL) and bit lines (BL) that cross one another are vertically stacked in n layers (L1, L2, L3, L4). The system further comprises a decoding circuit for selecting one of the n memory layers (L1 - L4). Said decoding circuit, on both ends of a word line (WL) or a bit line (BL), is provided with one arrangement each that consists of n layer selecting transistors (N0 - N3, N4 - N7) for selecting one of the n memory layers (L1 - L4), and with a line selection transistor (P0, P1) for selecting the respective horizontal word line or bit line (WL or BL) on which a voltage (V) is to be impressed.
(FR) L'invention concerne une ensemble mémoire à semiconducteurs magnétorésistive intégrée, ensemble dans lequel n cellules mémoires, qui présentent chacune deux couches magnétiques (WML, HML), séparées par une barrière diélectrique (TL), ainsi que des lignes de mots (WL) et des lignes de binaires (BL) associées, se croisant, sont superposées verticalement en n couches (L1, L2, L3, L4), un circuit de décodage étant conçu pour sélectionner une des n couches de mémorisation (L1-L4). Ce circuit de décodage présente respectivement aux deux extrémités d'une ligne de mots (WL) ou d'une ligne de binaires (BL) un ensemble constitué de n transistors de sélection de couches (N0-N3, N4-N7) servant à sélectionner les n couches de mémorisation (L1-L4) et un transistor de sélection de ligne (P0, P1) servant à sélectionner la ligne de mots ou de binaires horizontale (WL ou BL) devant réagir, à alimenter en tension (V).
front page image
Designierte Staaten: CN, JP, KR, US
Europäisches Patentamt (EPA) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)
Auch veröffentlicht als:
KR1020030059245EP1336179JP2004514237US20040013022CN1475014