WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2000074143) DOPPEL-GATE-MOSFET-TRANSISTOR UND VERFAHREN ZU SEINER HERSTELLUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2000/074143    Internationale Anmeldenummer    PCT/DE2000/001714
Veröffentlichungsdatum: 07.12.2000 Internationales Anmeldedatum: 26.05.2000
Antrag nach Kapitel 2 eingegangen:    25.09.2000    
IPC:
H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Anmelder: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, D-81541 München (DE) (For All Designated States Except US).
RÖSNER, Wolfgang [DE/DE]; (DE) (For US Only).
SCHULZ, Thomas [DE/DE]; (DE) (For US Only).
RISCH, Lothar [DE/DE]; (DE) (For US Only)
Erfinder: RÖSNER, Wolfgang; (DE).
SCHULZ, Thomas; (DE).
RISCH, Lothar; (DE)
Allgemeiner
Vertreter:
Infineon Technologies AG; c/o LAMBSDORFF & LANGE, Dingolfinger Strasse 6, 81673 München (DE)
Prioritätsdaten:
199 24 571.1 28.05.1999 DE
Titel (DE) DOPPEL-GATE-MOSFET-TRANSISTOR UND VERFAHREN ZU SEINER HERSTELLUNG
(EN) DOUBLE GATE MOSFET TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF
(FR) TRANSISTOR A EFFET DE CHAMP A PORTEE ISOLEE A GRILLE DOUBLE ET PROCEDE PERMETTANT DE LE PRODUIRE
Zusammenfassung: front page image
(DE)Die Erfindung beschreibt einen Doppel-Gate-MOSFET-Transistor und ein Verfahren zu seiner Herstellung. Dabei wird eine Halbleiterschichtstruktur (4A) eines zu bildenden Transistorkanals in ein Platzhaltermaterial (3, 5) eingebettet und durch Source- (7A) und Drainbereiche (7B) kontaktiert, die in Vertiefungen eingefüllt werden, die an gegenüberliegenden Seiten der Halbleiterschichtstruktur (4A) geätzt werden. Anschließend wird das Platzhaltermaterial (3, 5) selektiv herausgeätzt und durch das elektrisch leitfähige Gate-Elektrodenmaterial (10) ersetzt.
(EN)The invention relates to a double gate MOSFET transistor and to a method for the production thereof. According to the invention, a semiconductor layered structure (4A) of a transistor channel to be formed is embedded in a placeholder material (3, 5) and is contacted by source (7A) and drain regions (7B) which are placed in recesses that are etched on opposing sides of the semiconductor layered structure (4A). In addition, the placeholder material (3, 5) is selectively etched out and is replaced by the electrically conductive gate electrode material (10).
(FR)L'invention concerne un transistor à effet de champ à portée isolée à grille double et un procédé permettant de le produire. A cet effet, une structure stratifiée à semi-conducteur (4A) d'un canal de transistor à réaliser est enrobée dans un matériau de remplacement (3,5) et est mise en contact par des zones de source (7A) et des zones de drain (7B) qui sont versées dans les cavités gravées sur des faces opposées de la structure stratifiée à semi-conducteur (4A). Le matériau de remplacement(3,5) est ensuite extrait par gravure de manière sélective et est remplacé par le matériau d'électrode de grille (10).
Designierte Staaten: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)