In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

1. WO2000035019 - FEMFET-VORRICHTUNG UND VERFAHREN ZU DEREN HERSTELLUNG

Veröffentlichungsnummer WO/2000/035019
Veröffentlichungsdatum 15.06.2000
Internationales Aktenzeichen PCT/DE1999/003817
Internationales Anmeldedatum 01.12.1999
Antrag nach Kapitel 2 eingegangen 03.07.2000
IPC
H01L 21/02 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
H01L 21/28 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
28Herstellung von Elektroden auf Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in H01L21/20-H01L21/268167
H01L 29/51 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
40Elektroden
43gekennzeichnet durch das Material, aus dem sie bestehen
49Metall-Isolator-Halbleiter -Elektroden
51zugeordnete isolierende Materialien
CPC
H01L 28/56
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
28Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
40Capacitors
55with a dielectric comprising a perovskite structure material
56the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
H01L 29/40111
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
401Multistep manufacturing processes
4011for data storage electrodes
40111the electrodes comprising a layer which is used for its ferroelectric properties
H01L 29/516
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
43characterised by the materials of which they are formed
49Metal-insulator-semiconductor electrodes, ; e.g. gates of MOSFET
51Insulating materials associated therewith
516with at least one ferroelectric layer
Anmelder
  • INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Str. 53 D-81541 München, DE (AllExceptUS)
  • SCHLÖSSER, Till [DE/DE]; DE (UsOnly)
  • HANEDER, Thomas, Peter [DE/DE]; DE (UsOnly)
Erfinder
  • SCHLÖSSER, Till; DE
  • HANEDER, Thomas, Peter; DE
Vertreter
  • REINHARD, SKUHRA, WEISE & PARTNER GBR; Friedrichstr. 31 80801 München, DE
Prioritätsdaten
198 57 038.410.12.1998DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) FEMFET-VORRICHTUNG UND VERFAHREN ZU DEREN HERSTELLUNG
(EN) FEMFET DEVICE AND METHOD FOR PRODUCING SAME
(FR) DISPOSITIF FEMFET ET SON PROCEDE DE PRODUCTION
Zusammenfassung
(DE)
Die vorliegende Erfindung schafft eine FEMFET-Vorrichtung mit einem Halbleitersubstrat (10); mindestens einem in dem Halbleitersubstrat (10) vorgesehenen Feldeffekttransistor (S, D, K, GS) mit einem Sourcebereich (S), einem Drainbereich (D), einem Kanalbereich (K) und einem Gatestapel (GS); wobei der Gatestapel (GS) zumindest eine ferroelektrische Schicht (FE) aufweist. Der Gatestapel (GS) weist zumindest eine dünne Diffusionsbarrierenschicht (50) auf, welche zwischen der untersten ferroelektrischen Schicht (FE) und dem Halbleitersubstrat (10) angeordnet ist und derart gestaltet ist, daß sie eine Ausdiffusion von Bestandteilen aus der oder den ferroelektrischen Schichten (FE) in das Halbleitersubstrat (10) im wesentlichen verhindert.
(EN)
The present invention relates to a FEMFET device with a semiconductor substrate (10) and to at least one field effect transistor (S, D, K, GS) which is provided in the semiconductor substrate (10). Said field effect transistor has a source area (S), a drain area (D), a channel area (K) and a gate stack (GS). Said gate stack (GS) has at least one ferroelectric layer (FE) and at least one thin diffusion barrier layer (50) being arranged between the lowest ferroelectric layer (FE) and the semiconductor substrate (10) and being configured in such a way that an out-diffusion of the components of the ferroelectric layer/s (FE) into the semiconductor substrate (10) is essentially prevented.
(FR)
L'invention concerne un dispositif FEMFET comprenant un substrat semi-conducteur (10); au moins un transistor à effet de champ (S, D, K, GS) prévu dans le substrat semi-conducteur (10) et doté d'une zone source (S), d'une zone drain (D), d'une zone canal (K) et d'une pile porte (GS). La pile porte (GS) présente au moins une couche ferroélectrique (FE) et au moins une mince couche barrière de diffusion (50) qui est placée entre la couche ferroélectrique (FE) inférieure et le substrat semi-conducteur (10) et est conçue de telle façon qu'elle empêche principalement une diffusion de constituants de la ou des couche(s) ferroélectriques (FE) dans le substrat semi-conducteur (10).
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten