In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

1. WO2000031877 - SIGMA-DELTA-D/A-WANDLER

Veröffentlichungsnummer WO/2000/031877
Veröffentlichungsdatum 02.06.2000
Internationales Aktenzeichen PCT/DE1999/003727
Internationales Anmeldedatum 24.11.1999
IPC
H03M 7/00 2006.01
HElektrotechnik
03Grundlegende elektronische Schaltkreise
MCodieren, Decodieren oder Codeumsetzung allgemein
7Umsetzung eines Codes, bei dem die Information durch eine gegebene Folge oder Anzahl von Digits dargestellt ist, in einen Code, bei dem dieselbe Information durch eine andere Folge oder Anzahl von Digits dargestellt ist
CPC
H03M 7/3022
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
7Conversion of a code where information is represented by a given sequence or number of digits to a code where the same ; , similar or subset of; information is represented by a different sequence or number of digits
30Compression
3002Conversion to or from differential modulation
3004Digital delta-sigma modulation
3015Structural details of digital delta-sigma modulators
302characterised by the number of quantisers and their type and resolution
3022having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
H03M 7/3042
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
7Conversion of a code where information is represented by a given sequence or number of digits to a code where the same ; , similar or subset of; information is represented by a different sequence or number of digits
30Compression
3002Conversion to or from differential modulation
3004Digital delta-sigma modulation
3015Structural details of digital delta-sigma modulators
3031characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
3042the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
Anmelder
  • ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 D-70442 Stuttgart, DE (AllExceptUS)
  • JELONNEK, Bjoern [DE/DE]; DE (UsOnly)
  • NYENHUIS, Detlev [DE/DE]; DE (UsOnly)
Erfinder
  • JELONNEK, Bjoern; DE
  • NYENHUIS, Detlev; DE
Prioritätsdaten
198 54 124.424.11.1998DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) SIGMA-DELTA-D/A-WANDLER
(EN) SIGMA-DELTA-D/A-CONVERTER
(FR) CONVERTISSEUR NUMERIQUE ANALOGIQUE SIGMA-DELTA
Zusammenfassung
(DE)
Die vorliegende Erfindung betrifft einen Sigma-Delta D/A-Wandler (300) mit N Stufen, wobei die n-te Stufe, mit n = 1, 2, 3... N, folgendes umfasst, einen ersten Addierer (10), welcher ein Nutzsignal x(k) (12) mit einem Fehlersignal errn(k-1) zu einem Eingangssignal en(k) (14) addiert, einen Quantisierer (16), welcher das Eingangssignal en(k) (14) gemäß einer vorbestimmten Quantisierungsfunktion zu einem Ausgangssignal yn(k) (18) quantisiert, sowie einen zweiten Addierer (20), welcher das Eingangssignal en(k) (14) mit dem invertierten Ausgangssignal yn(k) zu xn(k) (21) addiert und einem Verzögerungsglied (22) zuführt, welches das Signal xn(k) (21) um eine Taktperiode verzögert als das Fehlersignal errn(k-1) an den ersten Addierer (10) abgibt. Hierbei Zwischen dem zweiten Addierer (20) und dem Verzögerungsglied (22) ein Betragsminderer (24) vorgesehen ist, welcher das Signal xn(k) (21) unverändert belässt, wenn xn(k)=0 ist und ansonsten den Betrag |xn(k)| des Signals xn(k) (21) um wenigstens eine kleinste darstellbare Zahleneinheit erniedrigt, wobei die Quantisierungsfunktion des Quantisierers (16) der n-ten Stufe des Sigma Delta D/A-Wandlers (300) lautet wie in (I) erwähnt.
(EN)
The invention relates to a sigma delta D/A-converter (300) with N steps, the nth step, with n = 1, 2, 3... N, comprising the following; a first adder (10), which adds a useful signal x(k) (12) and an error signal errn(k-1) to give an input signal en(k) (14), a quantizer (16), which quantizes the input signal en(k) (14) to an output signal yn(k) (18) in accordance with a predetermined quantization function, and a second adder (20), which adds the input signal en(k) (14) and the inverted output signal yn(k) to xn(k) (21) and conveys it to a delay member (22) which delays the signal xn(k) (21) by one clock pulse period in relation to the error signal errn(k-1) being supplied to the first adder (10). An amount reducer (24) is provided between the second adder (20) and the delay member (22), said amount reducer leaving the signal xn(k) (21) unchanged when xn(k)=0 and otherwise reducing the amount |xn(k)| of the signal xn?(k) (21) by at least one smallest representable number unit. The quantization function of the quantizer (16) of the nth step of the sigma delta D/A-converter (300) is described in (I).
(FR)
L'invention concerne un convertisseur numérique analogique sigma-delta (300) doté de N étages. Le nième étage, n étant égal à 1, 2, 3... n, comprend un premier sommateur (10) qui additionne un signal utile x(k) (12) affecté d'un signal erreur errn(k-1) à un signal d'entrée en(k) (14); un quantificateur (16) qui quantifie le signal d'entrée en(k) (14) selon une fonction de quantification prédéterminée en un signal de sortie yn(k) (18) et un deuxième sommateur (20) qui additionne le signal d'entrée en(k) (14) au signal de sortie inversé yn(k) pour donner xn(k) (21) et qui l'envoie à un organe à retardement (22) qui cède le signal xn(k) (21), retardé d'une période élémentaire, au premier sommateur (10) sous forme de signal d'erreur errn(k-1). Un réducteur de montant (24), monté entre le deuxième sommateur (20) et l'organe à retardement (22), réduit le montant |xn(k)| du signal xn(k) (21) d'au moins la plus petite unité de chiffre représentable si xn(k)≠0.
Auch veröffentlicht als
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten