In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

1. WO2000031796 - VERFAHREN ZUR HERSTELLUNG EINES BEIDSEITIG PROZESSIERTEN INTEGRIERTEN SCHALTKREISES

Veröffentlichungsnummer WO/2000/031796
Veröffentlichungsdatum 02.06.2000
Internationales Aktenzeichen PCT/EP1999/008817
Internationales Anmeldedatum 17.11.1999
Antrag nach Kapitel 2 eingegangen 19.06.2000
IPC
H01L 21/822 2006.01
HElektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
77Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind
78mit nachfolgender Unterteilung des Substrats in eine Vielzahl einzelner Bauelemente
82zur Herstellung von Bauelementen, die jeweils aus einer Vielzahl von Schaltungselementen bestehen, z.B. integrierte Schaltungen
822wobei das Substrat ein Halbleiter ist und Silicium-Technologie verwendet wird
CPC
H01L 21/76898
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76898formed through a semiconductor substrate
H01L 21/8221
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8221Three dimensional integrated circuits stacked in different levels
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Anmelder
  • GIESECKE & DEVRIENT GMBH [DE/DE]; Prinzregentenstrasse 159 D-81677 München, DE (AllExceptUS)
  • GRASSL, Thomas [DE/DE]; DE (UsOnly)
Erfinder
  • GRASSL, Thomas; DE
Vertreter
  • KLUNKER, SCHMITT-NILSON, HIRSCH; Winzererstrasse 106 D-80797 München, DE
Prioritätsdaten
198 53 703.420.11.1998DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) VERFAHREN ZUR HERSTELLUNG EINES BEIDSEITIG PROZESSIERTEN INTEGRIERTEN SCHALTKREISES
(EN) METHOD FOR PRODUCING AN INTEGRATED CIRCUIT PROCESSED ON BOTH SIDES
(FR) PROCEDE DE PRODUCTION D'UN CIRCUIT INTEGRE TRAITE SUR SES DEUX FACES
Zusammenfassung
(DE)
Verfahren zur Herstellung eines integrierten Schaltkreises, bei dem zunächst ein erstes Substrat mit einer Schaltungsstruktur und einer darüber angeordneten, aus einer oder mehreren Lagen bestehenden Metallisierungsstruktur mit Durchkontaktierungslöchern zur Waferrückseite hin versehen wird, wobei die Durchkontaktierungslöcher gegen die Schaltungsstruktur isoliert werden und über der Metallisierungsstruktur eine Planarisierungsschicht angeordnet wird und der auf diese Weise erhaltene erste Wafer auf einen Handlingwafer umgebondet wird, und das erste Substrat von der Rückseite her gedünnt wird, so daß die Durchkontaktierungslöcher offen sind, bzw. die metallisierten Anschlüsse freiliegen. Ein Problem bei der Herstellung von integrierten Schaltkreisen stellt die Verdrahtung dar, die bei immer kleiner werdenden Strukturbreiten und größerer Funktionalität immer komplexer werden, wodurch die Verdrahtung problematisch wird. Es ist daher Aufgabe der Erfindung, ein Verfahren anzugeben, mit dem eine Verdrahtung auch bei komplexen integrierten Schaltkreisen mit vertretbarem Aufwand und niedrigen Ausschußraten möglich ist. Diese Aufgabe wird gelöst, indem auf der Chiprückseite eine zweite Metallisierungsstruktur erzeugt wird, welche mittels der Durchkontaktierungen mit der ersten Metallisierungsstruktur und/oder der Schaltungsstruktur verbunden wird.
(EN)
The invention relates to a method for producing an integrated circuit according to which first a first substrate is provided with a circuit structure and a superimposed metallization structure consisting of one or more layers and having plated through holes extending as far as the wafer's rear side. The plated through holes are insulated in relation to the circuit structure and a planarization layer is arranged on top of the metallization structure. The first wafer obtained in this manner is bonded to a handling wafer and the first substrate is thinned from the rear so that the plated through holes are open and the metallized connections exposed. A problem arising in the manufacture of integrated circuits is their wiring, which is becoming increasingly complex as the width of structures decreases and functionalities increase and is thus difficult to produce. The aim of the invention is to provide a method which makes it possible to wire even complex integrated circuits at acceptable cost and low reject rates. To this end a second metallization layer is created on the rear side of the chip and connected to the first metallization structure and/or circuit structure by means of the plated through holes.
(FR)
L'invention concerne un procédé de production d'un circuit intégré, selon lequel: un premier substrat est d'abord pourvu d'une structure de circuit et d'une structure de métallisation disposée sur celle-ci et constituée d'une couche ou de plusieurs couches, présentant des trous métallisés s'étendant jusqu'à la face arrière de la puce; les trous métallisés sont isolés vis-à-vis de la structure de circuit, et, sur la structure de métallisation, est disposée une couche de planarisation, la première puce obtenue de cette façon étant liée à une puce de manipulation; et ensuite le premier substrat est aminci depuis sa face arrière de telle sorte que les trous métallisés soient ouverts ou que les points de connexion métallisés soient à nu. Lors de la production de circuits intégrés, un problème est posé par le câblage qui, tout en présentant des largeurs de structure toujours plus petites et une fonctionnalité plus grande, devient de plus en plus complexe, ce qui en rend la réalisation difficile. L'objectif de l'invention est donc d'offrir un procédé permettant d'obtenir un câblage, même dans des circuits intégrés complexes, avec des coûts justifiables et un faible taux de rebut. Cet objectif est atteint par le fait que sur la face arrière de la puce est produite une seconde structure de métallisation qui est, au moyen des trous métallisés, reliée à la première structure de métallisation et/ou à la structure de circuit.
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten