In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2000014679 - VERFAHREN ZUR KONTAKTIERUNG EINES SCHALTUNGSCHIPS

Veröffentlichungsnummer WO/2000/014679
Veröffentlichungsdatum 16.03.2000
Internationales Aktenzeichen PCT/EP1999/006311
Internationales Anmeldedatum 27.08.1999
Antrag nach Kapitel 2 eingegangen 27.03.2000
IPC
G06K 19/077 2006.1
GSektion G Physik
06Datenverarbeitung; Rechnen oder Zählen
KErkennen von Daten; Darstellen von Daten; Aufzeichnungsträger; Handhabung von Aufzeichnungsträgern
19Aufzeichnungsträger für Maschinen, bei denen mindestens ein Teil zur Aufnahme von digitalen Markierungen bestimmt ist
06gekennzeichnet durch die Art der digitalen Markierung, z.B. Form der Markierung, Art, Code
067Aufzeichnungsträger mit leitenden Markierungen, gedruckten Schaltungen oder Halbleiter-Schaltkreiselementen, z.B. Kredit- oder Identitätskarten
07mit integrierten Schaltkreisbausteinen
077Bauliche Einzelheiten, z.B. Einbau von Schaltkreisen im Träger
H01L 23/31 2006.1
HSektion H Elektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23Einzelheiten von Halbleiterbauelementen oder anderen Festkörperbauelementen
28Einkapselungen, z.B. Schutzschichten, Überzüge
31gekennzeichnet durch die Anordnung
H01L 23/485 2006.1
HSektion H Elektrotechnik
01Grundlegende elektrische Bauteile
LHalbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23Einzelheiten von Halbleiterbauelementen oder anderen Festkörperbauelementen
48Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
482bestehend aus Zuleitungsschichten, die untrennbar auf den Halbleiterkörper aufgebracht sind
485die schichtweise aus leitenden und isolierenden Schichten aufgebaut sind, z.B. Planar- Kontakte
H05K 1/09 2006.1
HSektion H Elektrotechnik
05Elektrotechnik, soweit nicht anderweitig vorgesehen
KGedruckte Schaltungen; Gehäuse oder bauliche Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
1Gedruckte Schaltungen
02Einzelheiten
09Auswahl von Stoffen für das metallische Muster
H05K 3/32 2006.1
HSektion H Elektrotechnik
05Elektrotechnik, soweit nicht anderweitig vorgesehen
KGedruckte Schaltungen; Gehäuse oder bauliche Einzelheiten von elektrischen Geräten; Herstellung von Baugruppen aus elektrischen Elementen
3Geräte oder Verfahren zum Herstellen gedruckter Schaltungen
30Zusammenbauen von gedruckten Schaltungen mit elektrischen Schaltelementen, z.B. mit einem Widerstand
32Elektrisches Verbinden von elektrischen Schaltelementen oder Leitungen mit gedruckten Schaltungen
CPC
G06K 19/07749
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
KRECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
19Record carriers for use with machines and with at least a part designed to carry digital markings
06characterised by the kind of the digital marking, e.g. shape, nature, code
067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards ; also with resonating or responding marks without active components
07with integrated circuit chips
077Constructional details, e.g. mounting of circuits in the carrier
07749the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
G06K 19/07752
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
KRECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
19Record carriers for use with machines and with at least a part designed to carry digital markings
06characterised by the kind of the digital marking, e.g. shape, nature, code
067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards ; also with resonating or responding marks without active components
07with integrated circuit chips
077Constructional details, e.g. mounting of circuits in the carrier
07749the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
0775arrangements for connecting the integrated circuit to the antenna
07752using an interposer
H01L 2224/24051
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
2405Shape
24051Conformal with the semiconductor or solid-state device
H01L 2224/24225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
241Disposition
24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
24221the body and the item being stacked
24225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/24226
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
241Disposition
24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
24221the body and the item being stacked
24225the item being non-metallic, e.g. insulating substrate with or without metallisation
24226the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
H01L 2224/24998
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
2499Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
24996being formed on an item to be connected not being a semiconductor or solid-state body
24998Reinforcing structures, e.g. ramp-like support
Anmelder
  • FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. [DE]/[DE] (AllExceptUS)
  • FEIL, Michael [DE]/[DE] (UsOnly)
Erfinder
  • FEIL, Michael
Vertreter
  • SCHOPPE, Fritz
Prioritätsdaten
198 40 193.003.09.1998DE
198 45 296.901.10.1998DE
Veröffentlichungssprache Deutsch (de)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) VERFAHREN ZUR KONTAKTIERUNG EINES SCHALTUNGSCHIPS
(EN) METHOD FOR CONTACTING A CIRCUIT CHIP
(FR) PROCEDE DE COLLAGE D'UNE PUCE DE CIRCUIT
Zusammenfassung
(DE) Bei einem Verfahren zur Kontaktierung eines Schaltungschips (2), der zumindest zwei Anschlußflächen (8, 10) auf einer ersten Hauptoberfläche desselben aufweist, wird zunächst der Schaltungschip (2) mit einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche desselben auf eine Hauptoberfläche eines Trägersubstrats (4) derart aufgebracht, daß der Schaltungschip (2) mit seiner gesamten Dicke von der Oberfläche des Trägersubstrats (4) vorsteht. Nachfolgend wird mittels eines Siebdruckverfahrens oder eines Stempelverfahrens eine strukturierte Metallisierung auf die erste Hauptoberfläche des Schaltungschips (2) und die Oberfläche des Trägersubstrats (4) aufgebracht, um die Anschlußflächen (8, 10) des Schaltungschips (2) mit einer auf der Hauptoberfläche des Trägersubstrats (4) angeordneten Leiterstruktur (16) zu verbinden. Alternativ wird das Siebdruckverfahren oder das Stempelverfahren zum Aufbringen einer strukturierten Metallisierung auf die erste Hauptoberfläche des Schaltungschips (2) und die Oberfläche des Trägersubstrats (4) verwendet, um eine periphere Leiterstruktur, die mit den Anschlußflächen des Schaltungschips verbunden ist, auf der Hauptoberfläche des Trägersubstrats (4) und der ersten Hauptoberfläche des Schaltungschips (2) zu erzeugen.
(EN) The invention relates to a method for contacting a circuit chip (2) which has at least two connection surfaces (8, 10) on a first main surface. According to said method, the circuit chip (2) is first placed on a main surface of a support substrate (4) by a second main surface which faces its first main surface, in such a way that the entire thickness of the circuit chip (2) protrudes beyond the surface of the support substrate (4). A structured metallic coating is then applied to the first main surface of the circuit chip (2) and the surface of the support substrate (4) by means of screen printing or stamping in order to connect the connection surfaces (8, 10) of the circuit chip (2) to a conductor structure (16) located on the main surface of the support substrate (4). Alternatively, the screen printing or stamping process is used to apply a structured metallic coating to the first main surface of the circuit chip (2) and the surface of the support substrate (4) in order to produce a peripheral conductor structure on the main surface of the support substrate and on the first main surface of the circuit chip (2), said conductor structure being connected to the connection surfaces of the circuit chip.
(FR) L'invention concerne un procédé de collage d'une puce de circuit (2) qui présente au moins deux plages de connexion (8, 10) sur une première surface principale. Ce procédé consiste d'abord à appliquer la puce de circuit (2) par une deuxième surface principale opposée à la première surface principale, sur une surface principale d'un substrat (4) de telle façon que la puce (2) soit, de toute son épaisseur, en saillie sur la surface du substrat (4). Ensuite, une métallisation structurée est appliquée sur la première surface principale de la puce de circuit (2) et sur la surface du substrat (4) par un procédé de sérigraphie ou un procédé d'emboutissage afin de relier les plages de connexion (8, 10) de la puce de circuit (2) à une structure conductrice (16) placée sur la surface principale du substrat (4). En variante, on utilise le procédé de sérigraphie ou d'emboutissage pour appliquer une métallisation structurée sur la première surface principale de la puce de circuit (2) et la surface du substrat (4) pour produire une structure conductrice périphérique qui soit reliée aux plages de connexion de la puce de circuit sur la surface principale du substrat (4) et sur la première surface principale de la puce de circuit (2).
Verwandte Patentdokumente
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten