WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO1999036964) FET MIT SOURCE-SUBSTRATANSCHLUSS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/1999/036964    Internationale Veröffentlichungsnummer:    PCT/DE1998/003683
Veröffentlichungsdatum: 22.07.1999 Internationales Anmeldedatum: 15.12.1998
IPC:
H01L 21/18 (2006.01), H01L 21/336 (2006.01), H01L 29/417 (2006.01), H01L 29/423 (2006.01), H01L 29/78 (2006.01)
Anmelder: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
TIHANYI, Jenö [DE/DE]; (DE) (For US Only).
WERNER, Wolfgang [DE/DE]; (DE) (For US Only)
Erfinder: TIHANYI, Jenö; (DE).
WERNER, Wolfgang; (DE)
Allgemeiner
Vertreter:
SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, D-80506 München (DE)
Prioritätsdaten:
198 01 313.2 15.01.1998 DE
Titel (DE) FET MIT SOURCE-SUBSTRATANSCHLUSS
(EN) SOURCE-DOWN FET
(FR) TRANSISTOR A EFFET DE CHAMP COMPORTANT UNE CONNEXION SOURCE-SUBSTRAT
Zusammenfassung: front page image
(DE)Die Erfindung betrifft einen FET mit Source-Substratanschluss (Source-Down-FET) und Graben-Gate (8), bei dem eine Drainzone (5) des einen Leitfähigkeitstyps an einer Oberfläche einer auf einem Halbleitersubstrat (1) des einen Leitfähigkeitstyps angeordneten Halbleiterschicht (3) des einen Leitfähigkeitstyps vorgesehen ist. Das Graben-Gate (8) durchsetzt im wesentlichen die Halbleiterschicht (3), wobei am Ende des Grabens (8) an der anderen Oberfläche der Halbleiterschicht (3) eine Sourcezone (11) des einen Leitfähigkeitstyps vorgesehen ist und im Gebiet neben dem Graben (8) an der anderen Oberfläche der Halbleiterschicht (3) eine Halbleiterzone (6, 7) des anderen Leitfähigkeitstyps liegt, deren Oberfläche zusammen mit der Oberfläche der Sourcezone (11) die andere Oberfläche der Halbleiterschicht (3) bildet.
(EN)The invention relates to a source-down FET and a grooved gate (8), wherein a first conductive type drain zone (5) is arranged on the surface of a first conductive type semiconductor layer (3) of a first conductive type semiconductor substrate (1). The grooved gate (8) substantially cross-cuts the semiconductor layer (3). A first conductive type source zone (11) is provided on the end of the groove (8) on the other surface of the semiconductor layer (3) and a second conductive type semiconductor zone (6,7) is located in the area close to the groove (8) on the other surface of the semiconductor layer (3), whereby the surface thereof forms another surface of the semiconductor layer (3), together with the surface of the source zone (11).
(FR)La présente invention concerne un transistor à effet de champ comportant une connexion source-substrat et une grille à tranchée (8), dans lequel une zone de drain (5) d'un premier type de conductivité est disposée sur une surface d'une couche de semi-conducteur (3) du premier type de conductivité disposée sur un substrat de semi-conducteur (1) du premier type de conductivité. La grille à tranchée (8) traverse pratiquement la couche de semi-conducteur (3), une zone de source (11) se trouvant à l'extrémité de la tranchée (8), sur l'autre surface de semi-conducteur (3), et une zone de semi-conducteur (6, 7) d'un second type de conductivité se trouvant dans la région adjacente à la tranchée (8), sur l'autre surface de la couche de semi-conducteur (3). La surface de ladite zone de semi-conducteur forme, avec la surface de la zone de source (11), l'autre surface de la couche de semi-conducteur (3).
Designierte Staaten: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)